OIALOG(R)File 352:Oerwent WPI (c) 2002 Derwent Info Ltd. All rts. reserv.

014219875 **Image available**
WPI Acc No: 2002-040573/200205
Related WPI Acc No: 2001-662134
XRPX Acc No: NO2-030055

Oriving of active matrix electronic device e.g. mobile telephone, video camers, involves setting length of sustain period in each sub-frame periods to specified value

Patent Assignee: SEMICONOUCTOR ENERGY LAB (SEME); KIMURA H (KIMU-I) Inventor: KIMURA H

Number of Countries: 002 Number of Patents: 002

Patent Family:

 Patent No
 Kind
 Date
 Applicat No
 Kind
 Oate
 Week

 US 20010022565
 A1
 20010290
 US 2001797994
 A
 20010305
 200205
 B

 JP 2001324958
 A
 20011122
 JP 200163419
 A
 20010307
 200210

Priority Applications (No Type Date): JP 200087793 A 20000310
Patent Details:
Patent No Kind Lan Pg Main IPC Filing Notes
US 20010022565 A1 64 C09G-003/32
JP 2001324958 A 40 G09G-003/30
Abstract (Basic): US 20010022565 A1

NOVELTY - A frame period of a gate signal line is divided into n' sub-frame periods, each having corresponding address periods and sustain periods. The length of the sustain period is controlled and set to specified value in powers of two. Each sub-frame periods has period equivalent to the overlapping of address period with sustain period.

OETAILED DESCRIPTION - An INDEPENDENT CLAIM Is also included for electronic device.

USE - For driving active matrix electronic device (claimed) using organic light emitting dlode (OLEO) element such as video camera, digital camera, goggle type display, sound reproduction device specifically a car radio equipment, personal computer, image playback apparatus such as digital video disk (OVD) player, car navigation

system, portable type or domestic sound producing device such as car radio system and audio compo system, notebook personal computer, game equipment, portable information terminal such as mobile computer, mobile telephone, mobile game equipment and electronic book.

ADVANTAGE - Increases duty ratio by arbitrarily setting sustain periods and hence the various problems due to small duty ratio are avoided and the image quality is improved. Avoids suppression of sustain periods and hence reduces the operating frequency of driver circuit and power consumption.

DESCRIPTION OF DRAWING(S) - The figure shows the timing chart of simultaneous selection of gate signal lines.

pp; 64 DwgNo 1A/37

Title Terms: DRIVE; ACTIVE; MATRIX; ELECTRONIC; DEVICE; MOBILE; TELEPHONE; VIDEO; CAMERA; SET; LENGTH; SUSTAINED; PERIOD; SUB; FRAME; PERIOD; SPECIFIED; VALUE

Derwent Class: P85; T04; W01; W04

International Patent Class (Main): G09G-003/30; G09G-003/32

International Patent Class (Additional): G09G-003/20

File Segment: EPI: EngPI

DIALOG(R)File 347:JAPIO (c) 2002 JPO & JAPIO. All rts. reserv.

07097302 **!mage available**

ELECTRONIC DEVICE AND DRIVING METHOD THEREFOR

PUB. NO. : 2001-324958 [JP 2001324958 A]

PUBLISHED: November 22, 2001 (20011122)
INVENTOR(s): KINNIRA HALIME

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD
APPL. NO.: 2001-063419 [JP 20011063419]

FILED: March 07, 2001 (20010307)

PRIORITY: 2000-067793 [JP 200067793], JP (Japan), Warch 10, 2000

(20000310)

INTL CLASS: G09G-003/30; G09G-003/20

ABSTRACT

PROBLEM TO BE SOLVED: To Improve the problems starting with a lack of brightness caused by a decrease in a duty ratio (the ratic of the emitting period to the non-emitting period) by using a new driving method and circuit in an electronic device.

SOLUTION: This method and circuit are characterized in that signals are written in pixels of plural different stages within a period for selecting one gate signal line. In such a manner, in the pixels in a certain stage, a high duty ratio is realized by setting an arbitrary sustain (lighting) period by securing a write time to the pixels and then setting arbitrarily to some extent a time from an input to the next input of a signal.

COPYRIGHT: (C) 2001, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特別2001-324958

(P2001-324958A) (43)公開日 平成13年11月22日(2001, 11, 22)

(51) Int.Cl.1		識別配号	P I		デーマコート*(参考)		
G09G	3/30		G09G	3/30	K	5C080	
	3/20	641		3/20	641E		
		6 4 2			642D		
		680			680V		
					680A		


	李董 章	未請求	開発項の	数11	OL	(全 40 頁)	最終頁に記
(21)出順書号	特職2 001 - 63419(P2001 - 63419)	(71) H	出職人の				
(22)出顧日	平成13年3月7日(2001.3.7)		- 1	中安川	果厚木	体エネルギー 市長谷398書地	
		(72)务	調者 フ	H			
(31)優先権主張番号	特置2000-67793 (P2000-67793)		1	中东川	果厚木	市長谷398番地	株式会社学
(32) 優先日	平成12年3月10日(2000.3.10)	i	4	第件工	ネルギ	一研究所内	
(33) 優先権主要国	日本 (JP)	F9-	-人(参考) 5O	180 AA	08 B805 D003	EE29 JJ02
		l			13	03]]04]]05	J J06
		I					

(54) 【発明の名称】 電子装置およびその駆動方法

(57) 【要約】

[課題] 電子装置において、新規の駆動方法および回路を用いることにより、デューディー比 (現光期間と非界光期間との比) の低下に配因した、脚度不足を始めとした問題点を改善することを目的とする。

【解決手段】 1ゲート信号施選択期間内に、異なる複数段の両案に信号を書き込む点に特徴がある。それにより、ある段の画案において、信号を入力してから次の信号を入力するまでの時間を、原案への書き込み時間を確保したとしなり、サスティン(成灯)期間を任意に設定し、高テューティー比を実現する。





【特許請求の範囲】

【餅求項1】1フレーム期間はn個のサプフレーム期間 SF₁、SF₂、・・・、SF_nを有し、

前配サブフレーム期間はそれぞれアドレス (書き込み) 期間 Ta₁、 Ta₂・・・・ Ta₁₁と・サステイン(点 灯)期間 Ta₁、 Ta₂・・・・ Ta₁₂とを有し、前配サ ステイン(点灯)期間の長さを、Ta₁: Ta₂・・・ : Ta₁=2 (a-1): 2 (a-2): ・・・: 20 として、 自発光素子の気質時間の長さを削倒してれビナトの障礙

制御を行う電子装置の駆動方法において、

n個の前記サブフレーム期間のうち少なくとも1個の前 記サブフレーム期間において、前記アドレス(書き込 み)期間と前記サステイン(点灯)期間が重複している 期間を有することを特徴とする電子装置の駆動方法。

【棘求項2】 1 フレーム期間はn 個のサプフレーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、

前配サブフレーム期間はそれぞれアドレス (書き込み) 期間 Ta₁、 Ta₂、・・・ Ta_nと、 サステイン (点 灯) 期間 Ts₁、 Ts₂、・・・ Ts_nとを有し、 前配サステイン (点灯) 期間の長さを、 Ts₁: T s₂、:・・・: Ts_{n=2} (n-1): 2 (n-2): ・・・: 2

0として、 自発光素子の点灯時間の長さを制御してnビットの階類 制御を行う電子装備の駆動方法において.

が記せてフレーム期間内の複数のゲート信号線選択期間が、それぞれ四個のサブゲート信号線選択期間を有するとき、

サブゲート信号線選択期間においては、最大で1本のゲ ート信号線の選択が行われ、

1フレーム期間においては、最大でm×n回の垂直走査が行われることを特徴とする電子装置の駆動方法。

前記サプフレーム期間はそれぞれアドレス (書き込み) 期間Ta₁、Ta₂、・・・Ta_nと、サステイン (点 灯) 期間Ts₁、Ts₂、・・・Ts_nとを有し、 前記サステイン (点灯) 期間の長さを、Ts₁:T

s₂、:・・・: T_{Sn}=2⁽ⁿ⁻¹⁾:2⁽ⁿ⁻²⁾:・・・:2 ⁰として、 自発光素子の点灯時間の長さを制御してnビットの解稿

制御を行う電子装置の駆動方法において、 前配サブフレーム期間内の複数のゲート信号線選択期間 が、それぞれ加個のサブゲート信号線選択期間を有する とき、

サブゲート信号線選択期間においては、最大で1本のゲート信号線の選択が行われ、

前記ゲート信号線選択期間においては、展大でm本の異なるゲート信号線の選択が行われることを特徴とする電子装置の駆動方法。

【請求項4】 1フレーム期間はn個のサプフレーム期間

SF1、SF3、・・・SF6を有し、 前位サプレール開始はそれを打アドレス (鲁仓込み) 期間 Ta1、Ta2・・・・ Tanと、サスティン (点 灯) 期間 Ta1、Ta2・・・・ Tanとを有し、 新世 サスティン (成灯) 期間の是をも、Ta1:T s2・・・・: Tan= 2 (a-1): 2 (a-2): ・・・・: 2 0として、

自発光素子の点灯時間の長さを制御してnビットの階韻 制御を行う電子装置の駆動方法において、 前記サブフレーム期間内の複数のゲート信号論選択期間

が、それぞれm個のサブゲート信号線選択期間を有する とき、 サブゲート信号線選択期間においては、最大で1本のゲ

サブゲート信号最選択期間においては、最大で1本のゲート信号線の選択が行われ、

前記ゲート信号線選択期間においては、最大でm本の異なるゲート信号線の選択が行われ、

異なる前記サプフレーム期間における前記アドレス (書き込み) 期間が直検する場合に、前記アドレス (書き込み) 期間が直検する期間と等しい長さだけりセット信号 が入力され、

前配りセット信号が入力されている期間は前配自発光素 子が非点灯状態となることを特徴とする電子装置の駆動。 方法。

【請求項5】ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の自発光素子がマトリクス状に配置された両条部とを有する電子装置であって、

1フレーム期間はn個のサプフレーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、

n 個の前記サブフレーム期間はそれぞれアドレス (書き 込み) 期間 Tai, Tai, ・・・Ta₁₂と、サステイン (点灯) 期間 Tai, Tai, ・・・Ta₁₂とを有し、 前配サステイン (点灯) 期間の長さを、Ts₁: T s₂: ・・・・Ts₁= 2 (0-1): 2 (0-2): ・・・・: 2 0として、

前配自発光素子の点灯時間の長さを制御してnピットの 階値制御を行う電子装置において、

□個の前紀サプフレーム期間のうち少なくとも1個の前 記サブフレーム期間において、前紀アドレス(書き込 み)期間と前記サステイン(点灯)期間が重複している 期間を有することを特徴とする電子装置。

【請求項6】ソース信号兼駆動回路と、ゲート信号兼駆 動回路と、複数の自発光素子がマトリクス状に配置され た画素部とを有する電子装置であって、

1フレーム期間はn個のサプフレーム期間 SF_1 、 SF_2 、・・・ SF_n を有し、

前配サブフレーム期間はそれぞれアドレス (書き込み) 期間 Ta₁、 Ta₂、・・・ Ta_nと、 サステイン (点 灯) 期間 Ta₁、 Ta₂、・・・ Ta_nとを有し、 前配サステイン (点灯) 期間 の長さを、 Ta₁: T s₂、:・・・: Ta_{n=2} (n-1): 2 (n-2): ・・・・: 2 0として、

自発光素子の点灯時間の長さを制御してnビットの階類 制御を行う電子装置において、

前記サブフレーム期間内の複数のゲート信号線選択期間 が、それぞれm個のサブゲート信号線選択期間を有する トゥ

サブゲート信号線選択期間においては、最大で1本のゲ ート信号線の選択が行われ、

1フレーム期間においては、最大でm×n回の垂直走査 が行われることを特徴とする電子装置。

【請求項7】ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の自発光素子がマトリクス状に配置された画素部とを有する電子装置であって、

た画素部とを有する電子装置であって、 1フレーム期間はn個のサブフレーム期間 SF₁、S F₂、・・・SF_nを有し、

前記サブフレーム期間はそれぞれアドレス (書き込み) 期間Ta₁、Ta₂・・・Ta_nと、サステイン (点 灯) 期間Ts₁、Ts₂、・・・Ts_nとを有し、

前配サステイン (点灯) 期間の長さを、 $Ts_1:Ts_2$ 、:・・・: $Ts_0=2^{(n-1)}:2^{(n-2)}:\cdots:2^{0}$ として、

自発光素子の点灯時間の長さを制御してnビットの階類 制御を行う電子装置において、

前記サプフレーム期間内の複数のゲート信号級選択期間が、それぞれ加個のサブゲート信号級選択期間を有する

サンゲート信号線選択期間においては、最大で1本のゲート信号線の選択が行われ、

前記ゲート信号線選択期間においては、最大でm本の異なるゲート信号線の選択が行われることを特徴とする電子装置。

【前求項8】ソース信号線駆動回路と、ゲート信号線駆動回路と、被数の自発光素子がマトリクス状に配置された面素部とを有する電子装置であって、

た画素部とを有する電子装置であって、 1フレーム期間はn個のサブフレーム期間SF₁、S F₂、・・・SF_nを有し、

nn が記サプフレーム期間はそれぞれアドレス (書き込み) 期間 Ta₁、 Ta₂・・・Ta_nと、サステイン (点 灯) 期間 Ts₁、 Ts₂・・・Ts_nとを有し、

前記サステイン (点灯) 期間の長さを、Ts₁:T s₂、:・・・:Ts_n=2(n-1):2(n-2):・・・:2

0として、 自発光素子の点灯時間の長さを制御してnビットの階額 制御を行う電子装置において、

的配サブフレーム類間内の複数のゲート信号線選択期間 が、それぞれm側のサブゲート信号線選択期間を有する とき、 サブゲート信号線選択期間においては、最大で1本のゲ

一ト信号線の選択が行われ、

前記ゲート信号線選択期間においては、最大でm本の異

なるゲート信号線の選択が行われ、

異なる前配サブフレーム期間における前配アドレス (書き込み) 期間が重複する場合に、前配アドレス (書き込み) 期間が重複する期間と等しい長さだけリセット信号 が入力され、

前記リセット信号が入力されている期間は前記自発光素 子が非点灯状態となることを特徴とする電子装置。

【請求項9】ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の自発光素子がa行b列のマトリクス状 に配置された画素部とを有し、

前記ソース信号線駆動回路は、少なくとも1個の第1の シフトレジスタ回路と、デジタル映像信号を配憶する第 1の配憶回路と、前記第1の配憶回路の出力信号を記憶 する第2の配憶回路とを有するソースドライバ回路を複 数用いてなり、

前記ゲート信号線駆動回路は、少なくとも1個の第2の シフトレジスタ回路と、少なくとも1個のパッファ回路 とを有するゲートドライバ回路を複数用いてなり、

1フレーム期間はn個のサプフレーム期間SF₁、S F₂、・・・SF_nを有し、

F2、・・・SFnを有し、 前記サプフレーム期間内の複数のゲート信号線選択期間

がm個のサブゲート信号線選択期間を有し、 前配サブゲート信号線選択期間においては最大で1本の ゲート信号線の選択が行われ、

が配が一ト信号線返択期間においては、最大でm本の異なるゲート信号線の選択が行われる電子装置において、 1本のソース信号線は第1のスイッチ回路を介して最大

m個の前配ソースドライバ回路と電気的に接続され、 1本の前配ゲート信号線は第2のスイッチ回路を介して 最大m個の前配ゲートドライバ回路と電気的に接続さ

前記ソース信号線取動回路は最大b×m個の前記ソース ドライバ回路を有し、

前記ゲート信号線駆動回路は最大 a × m 側の前記ゲート ドライバ回路を有し、

前配第1のスイッチ回路は、1個のドットデータ書き込み期間において、電気的に接続された中個の前記ソース ドライバ回路のうち1個のみを選択して前期ソース信号 銀と接続して信号の書き込みを行い。

前配第2のスイッチ回路は、1個のサブゲート信号線道 択期間において、電気的に接続された面個の前配ゲート ドライバ回路のうち1個のみを選択して前期ゲート信号 線と接続してゲート信号線の選択を行うことを特徴とす る電子装置。

【蘭宋項10】 請求項17予額求項4のいずれか1項に 配敵の電子装置の駆動方法を用いることを特徴とするE Lディスプレイ、ビデオカメミ・ヘッドマウントディス プレイ、DVDプレーヤ・パーソナルコンピュータ、携 帯電話、またはカーオーディオ。

【請求項11】請求項5乃至請求項9のいずれか1項に

記載の電子装置を用いることを特徴とするELディスプ レイ、ビデオカメラ、ヘッドマウントディスプレイ、D VDプレーヤ、パーソナルコンピュータ、携帯電話、ま たはカーオーディオ。

【発明の詳細な説明】

[0001]

「映明の属する技術分野」を発明し、電子装置もよび電子装置の駆動力法に関する。本晩明は、特に、建築基版 上に作成される機能トランジスタ(TFT)を含するフ クティフマトリクス型電子装置のおよびプウティブマトリ クス型電子装置の駆動力法に関する。アクティブマトリ クス型電子装置の中でも、特に、EL Electro Lunine seence)素子を始めとする自発光素子を用いたアクティ ブマトリクス型電子装置もよびアクティブマトリクス型 電子接着の駆動方法に関する。

[0002] 王上男子は、エレクトロルミネッセンス Clettro Luniceccee: 電機を加えることで発生するルミネッセンス)が得られる有機化合物を含む層(以下、王上陽と配す)と、隔離と、機械とを有する。有機に合物に対けるルミネッセンスには、一重知過乏状態から基本技能に戻る係の発光(以外)とご重知過乏状態から基本技能に戻る係の発光(以外)とがあるか、表現状能に戻る係の発光(以外)とがあるか、表現状能に戻る係の発光(以外)とがあるか、表現状能に戻る係の発光(以外)とがあるか、表現状能に戻る係の発光(以外)とがあるか、表現にはどちらの発光を用いた発光装置にも適用可能であった。

[0003] なお、本明経管では、陽極と統領の所に数 けられた全ての層を主し層と定義する。 EL層には具体 的に、発光層、正孔柱入層、電子性入層、正孔執近層、 電子輸送器等が含まれる。基本的に EL第子は、 陽極/ 光光層 (陸極的に発揮された単と者) この 構造に加えて、 陽極/正孔社入層/光光層/後極や、 陽 極/正孔社入層/光光度/個子輸送層/微極等の類に検 層/上水機造を有していることもあり、この

【0004】また、本明細書中では、陽極、EL層、及び陰極で形成される素子をEL素子と呼ぶ。

[0005]

【従来の技術】近年、LCD(液晶ディスプレイ)に替 わるフラットディスプレイとして、ELディスプレイが 注目を集めており、活発な研究が行われている。

[0006] LCDには、駆動が式として大きく分けて 2つのタイプがあった。1つは、STN-LCDなどに 用いられているパッシブマトリクス型であり、6う1つ は、TFT-LCDなどに用いられているアクティブマ トリクス型であった。ELディズナイにおいても、同 様に、大きく分けて2種数の駆動が式がある。1つはパッシブ風、もう10がケクティブ型である。

【0007】パッシブ型の場合は、EL素子の上師と下部とに、電話とた、電話となる配類が関便されている。そして、その配類に電圧を限に加えて、EL素子に電流を流すことによって点げさせている。一方、アクティブ型の場合は、各箇実にトランジスクを有し、各箇実にトランジスクを有し、各箇実にトランジスクを有し、各箇実にトランジスクを有し、各箇実にトランジスクを有し、各箇実にトランジスクを有し、各箇実にトランジスクを有し、各箇実にトランジスクを有し、各箇実にトランジスクを有し、

持出来るようになっている。

【0008】アクティブ型EL表示装成の網絡図を図2 1 (A) に示す。基度2150上に、ソース语令機配動 回路2151、ゲート信号検配動図を2152。 画業部 2153が配置されている。ゲート信号検配動図跡は、 図21 (A) では調業部の同様に配置されているが、片 低配置としてもない。表示最重を動する信号は、フレ キシブルブリントサーキット flexible Print Circul にドPC)2154より、各駆動図路へと入力される。

【0009】図21 (B) は、両套部2153の一部を 拡大したものであり、3×3画素を示している。点盤枠 2100で囲われた部分が1面楽である。2101は、 画素に信号を書き込む時のスイッチング変子として熔的 するTFT (以下、スイッチング用TFTという) であ る。図21では、スイッチング用TFTはnチャネル型 になっているが、Dチャネル型でも構わない。2102 はEL業子2103に供給する電流を制御するための業 子(電流制御業子)として機能するTFT(以下、EL 駆動用TFTという) である。 EL駆動用TFTがρチ ャネル型である場合、EL素子2103の陽極と電流供 給線2107との間に配置される。別の構成方法とし、 て、nチャネル型を用いたり、EL妻子2103の陰垢 と陰極配線との間に配置したりすることも可能である。 しかし、トランジスタの動作としてソース接地が良いこ と、EL案子2103の製造上の制約などから、EI.W 動用TFTにはpチャネル型を用い、EL素子2103 の陽極と電流供給線2107の間にEL駆動用TFTを 配置する方式が最善であり、多く採用されている。21 04は、ソース信号線2106から入力される信号(電 圧) を保持するための保持容量である。図21 (B) で の保持容量2104の一方の端子は、電流供給線210 7に接続されているが、専用の配線を用いることもあ る。スイッチング用TFT2101のゲート電板には、 ゲート信号級2105が、ソース領域には、ソース信号 線2106が接続されている。また、EL駆動用TFT 2102のソース領域とドレイン領域には、一方にEL 素子2103の陽極が、残る一方に電流供給線2107 が接続されている。

【0010】アクティブ型ミ上ディスプレイにおける上 上茶中の動作について述べる。図22 (A) に、EL素 子を挟れる電波とEL素子の原度の関係を示す。図22 (A) から分かる通り、EL素子の原度は、EL素子に 飲れる電流に配正規例して大きくなる。よって、以後 は、主にEL素子に触れる電流について場論することに する、次に、図22 (B)、図22 (C) にEL素子に を工一電談特性を示す。EL素子には、あるしきい様な えた理正が印加されると、指数的に大きな電流が流れる ようになる。別の見方をすると、EL素子を満れる電流 最初変化して、BL素子に即立れる電流は独立 変化しない。一方、EL票子に印加される管圧値が少し でも変化すると、EL票子を所加る管盤をは大きた する。よって、EL票子に印加される電圧値を制御する ことにより、EL票子を扱れる電流の、コタリ、EL票 その開度を削削することは認度である。そこで、EL票子 ディおいては、EL票子を強れる電流量を制御すること によって関係を制制している。

[0011] 図23を参照する。図23(A)は、図2 1におけるE上菓子の選素師において、EL駆動用TF T2102およびEL菓子2103の制成部分のみを図 示したものであり、電洗は結解2301、被極配解23 02、EL駆動用TF2304、およびそのゲート電 種2303、EL菓子2305で表される。図23

(B) には、図23(A)の回路の動作点を分析するための電圧電流特性を示す。ここで、EL素子2305に 即可されている電圧をVEL、電流供給線2301の電位をV_{DD}、微極配線2302の電位をV_{GED}(=0

【V】、EL駆動用下FT2304のソース・ドレイン問電圧をVps. EL駆動用下FT2304のケート電径2303と電景を試験を注象2301との間の電圧、つまり EL駆動用下FT2304のゲート・ソース開電圧をV Sとする。ここでは、段界を明確とするため、EL駆動 用下FT2304はアチャネル型を用いているものと し、ソース端子は電圧の高い方の端子、ドレイン端子は 程圧の低い方の部子です。の23(B)から分かるように、EL駆動用下FT2304のゲート・ソース開電 圧の低い方の部子です。の25では、EL駆動用下FT2304のゲート・ソース開電 圧の健议が強値|Vg:|が大きななにつれて、EL駆動用 下FT2304に流れる音楽機を力をぐなる。

[0012] 次に、EL回路の動作点について収明する。まず、図23 (A) の回路において、EL版的用TFT2304とEL表子2305とは、医列に接続されている。よって、商集子(EL版助用TFT2304とEL表子2305)を読れる電流低は等しい。従って、図23 (A) の回路の動作点は、同条子の電圧型物管グラフの交点になる(図23 (B)) 区 23 (B) において、VELは、VCのから、動作点での電位をでの間の電圧になる。VDは、VDから、動作点での電位までの間の電圧になる。VDは、VDから、動作点での電位までの間の電圧になる。VDは、VDから、数作点での電圧は、VBとVENDを201年を10月で電圧になる。VDは、VDから、数作点での電圧は、VBとVENDを201年を10月で電圧になる。VDは、VDからVGMまでの電圧は、VBとVENDを201年を10月で電圧になる。VDは、VDがらVGMまでの電圧は、VBにとVDは、VDがとの対策を10月で電圧が開発している。

【0014】そこで、より詳細に動作を分析するため、

まず、 | VGS | が大きくなった場合の、EL駆動用TF T2304の動作領域について述べる。一般に、トラン ジスタの動作は、大きく2つの領域に分けることが出来 る。一つは、ソース・ドレイン間電圧が変わっても電流 値がほとんど変化しない、つまり、ゲート・ソース問意 圧のみによって電流値が決まるという飽和領域(| Vnc I>IVGS-VihI) である。もう一つは、ソース・ド レイン間電圧とゲート・ソース間電圧とにより電流値が 決まるという線形領域(IVDSI<IVGS-Vihl)で ある。以上を踏まえた上で、EL駆動用TFT2304 の動作領域について考えてみる。まず、電流値が低い場 合、つまり | VGS | が小さい場合、図23 (B) に示す ように、EL駆動用TFT2304は飽和領域で動作し ている。それから、 | VGS | を大きくしていくと、電流 値も大きくなっていく。同時に、VELも徐々に大きくな っていく。従って、この時、VELが大きくなった分だ け、VDSが小さくなっていく。しかしながら、この場 合、EL駆動用TFT2304は飽和領域で動作してい るため、Vpsが変化しても、電流値はほとんど変化しな い。つまり、EL駆動用TFT2304が飽和領域で動 作している場合、EL素子2305を流れる電流量は、 | Vcs | だけで決まる。

【0016】以上の動作分析のまとめとして、 | V cs | を変化させた場合の、EL案子を流れる電流値のグラフ を図24に示す。 | VGS | を大きくしていき、EL駆動 用TFTのしきい値電圧の絶対値 | Vih | よりも大きく なると、EL駆動用TFTが導通状態となり、電流が流 れ始める。この時の | VGS | を点灯開始電圧と呼ぶこと にする。そして、さらに | VGS | を大きくしていくと、 電流値が大きくなり、遂には、電流値が飽和してくる。 その時の | VGS | を輝度飽和電圧と呼ぶことにする。図 24から分かる通り、 | VGS | が点灯開始電圧よりも小 さい時は、電流がほとんど流れない。 | VGS | が点灯閉 始電圧から輝度飽和電圧までの時は、|VGS | によって 電流量が変化する。そして、IVGS | が輝度飽和電圧よ りも十分大きい場合、EL素子に流れる電流値は、ほと んど変わらない。このように、 | VGS | を変えることに より、EL素子に流れる電流値、つまりEI.素子の細度

を制御する事が出来る。

【0017】次に、アクティブ型EL回路の動作について説明する。再び図21を参照する。

[0018] まず、ゲート信号線2105が選択される と、スイッチング用TFT2101のゲートが開き、ス イッチング用TFT2101が導選状態になる。する と、ソース信号線2106の信号(電圧)が保持容量2 104に蓄積される。保持容量2104の電圧は、EL 駆動用TFT2102のゲート・ソース間電圧Vょっとな るため、 保持容量 2 1 0 4 の電圧に応じた電流がEL 駆動用TFT2102とEL素子2103に流れる。そ の結果、EL妻子2103が点灯する。 関23から関2 4までの説明で述べたように、EL素子2103の算 度、つまりEL素子2103を流れる電流量は、VGSに よって制御出来る。VGSは、保持容量2104において 保持されている電圧であり、それはソース信号線210 6の信号(電圧)である。つまり、ソース信号祭210 6の信号(電圧)を制御することによって、ET.素子2 103の輝度を制御する。最後に、ゲート信号線210 5を非選択にして、スイッチング用TFT2101のゲ ートを閉じ、スイッチング用TFT2101を非導選状 態にする。その時、保持容量2104に蓄積された常荷 は保持される。よって、VGSは、そのまま保持され、V CSに応じた電流がEL駆動用TFT2102とEL素子 2103に流れ続ける。

10019 以上の内容に関しては、SID99 Digest: P 371: "Current Status and future of Light-Eatiting Follyser Display Driven by Poly-SiTF" "、ASID LA798: P217: "High Resolution Light Eatiting Fol yarer Display Driven by Low Temperature Polysilicon This Film Transistor with Interrated Driver "Display99 Late News: P27: "3.8 Green EL with In Low TemperaturePoly-SiTFT" などに報告されている。

[0020]

(本原別以前の技術) 次に、EL第子の階級表の方式 について途べる。図 2 4から分かるように、EL第日 下FTのゲート電圧の絶対値 | V_{GS} | が点灯開始電圧以 上で開発的電圧以下の場合。 | V_{GS} | の値を変化させ ることにより、EL第子の明ると、即ち、階間をと うっとにより、EL第子の明ると、即ち、間である アグドル開発することができる。よって、この方式をアナ ログ機関方式と呼ぶことにする。

[0021] アナログ階級力式は、EL駆動用下下の 電波管性のばらつきに弱いという欠点がある。つまり、 EL駆動用下下の電波管性が現なると、同じゲート電 圧を印可しても、EL駆動用下下でとEL素子を飲わる 電域的が現なってよう。その結果をLB素子の扱わる ではかが現なってよう。その最多に、EL駆動用下 FTのしきい値電圧や移動度が変化した時について、 EL駆動用下下のゲート電圧の絶対値 LVS(3)とEL

素子の電流のグラフを示す。例えば、EL駆動用TFT のしきい値電圧が大きくなると、EL駆動用TFTのゲ ートに実質的に印加される電圧 (| V_{GS} | - | V_{th} |) が小さくなるため、点灯開始電圧が大きくなってしま う。また、EL駆動用TFTの移動度が小さくなると、 EL駆動用TFTのソース・ドレイン間を流れる電流が 小さくなるため、グラフの傾きが小さくなってしまう。 【0022】そこで、EL駆動用TFTの特性ばらつき の影響を小さくするために、デジタル階間方式と呼ぶ方 式が考案されている。この方式は、EL駆動用TFTの ゲート電圧の絶対値 | VGS | が点灯開始電圧以下の状態 (ほとんど電流が流れない) と、輝度飽和電圧よりも大 きい状態(電流値はほぼ I war)、という2つの状態で 階間を制御する方式である。この場合、EL駆動用TF Tのゲート電圧の絶対値 | Vcc | を護度的和電圧よりも 十分大きくしておけば、EL駆動用TFTの電流特性が ばらついても、電流値は I MAXに近くなる。よって、E L駆動用TFTのばらつきの影響を非常に小さく出来 る。以上のように、ON状態(最大電流が流れているた め明るい) とOFF状態 (電流が流れないため暗い) の 2つの状態で階間を制御するため、この方式はデジタル 階調方式と呼ばれている。

【0023】しかしながら、デジタル階調方式の場合、 このままでは2階間しか表示できない。そこで、別の方 式と組み合わせて、多階個化を図る技術が複数提案され ている。

(0024) そのうちの一つは、面積階域方式とデジタ 小階級方式を組み合わせる方式である。面積階級方式とは、点灯している部分の面積を制御して、所谓を出す方式である。つまり、1つの画案を複数のサブ画業に分割し、点灯しているサブ画業の数や面積を制御して、隔積を表現している。この方式の欠点としては、アブ画業の数を多くすることが出来ないため、解鏡度を高くすることや、隔極数を多くすることが関しい点がある。面積離方式については、2000 1010 1910 1141 fews: 1711 個方式については、2010 1010 1910 1141 fews: 1711

: "TFT-LEPD with Image Uniformity by Area Ratio G ray Scale", IEDM 99: PlO7: "Technology for Acti ve Matrix Light Emitting Polymer Displays ", など に報告がされている。

(0025) もう一つの多階層化を図る方式として、時 配階観方式とデジタル階観方式を組み合わせる方式があ る。時間隔観力式とは、点灯している時間を制御して、 階間を出す方式である。つまり、1フレーム期間を、植 数のサブフレーム期間に分割し、点灯しているサブフレ 一人期間の数や長さを制御して、階間を接現している。 (0028) デジタル階間が引えた時間階 最初式を組み合むせた場合については、10㎡ 99: P171

: "Low-Temperature Poly-Si TFT Driven Light-Emitt ing-Polymer Displays and Digital Gray Scale for Un iformity" に報告されている。 [0027] デジタル階積方式と時間階積方式を組み合わせる方式として、特額平11-176521に出版されている方式について述べる。ここでは、例として、3とット階積表現のため、1フレーム期間を3つのサブフレーム期間に分割した場合について述べる。

(0028] 図26を参照する、図26に示すように、 1フレーム期間を3つのサブフレーム期間 (SP) に分 割する、こで、1つ目のサブフレーム期間を5 F₁と 呼ぶことにする、2つ目以降のサブフレーム期間につい でも開端に5F, SF₂と呼ぶこととする、1つかけ フレーム期間は、3らにアドレス (書き込み) 期間 (Ts) シオテイン (成灯) 期間 (Ts) (サけられる。 SF₁でのサステイン (成灯) 期間をTs₁と呼ぶことに する、5F₂、SF₂の場合においても同様に、Ts₂、 Ts₃と呼ぶことにする。

【0029】アドレス (書き込み) 期間 (Ta) に行う 動作について説明する。図21および図26を参照す る。最初に、電流供給線2107と陰極配線2108の 間の電位差を0 [V] にしておく。詳しくは、陰極配線 2108の電位を上げて、電流供給線2107と同電位 にしておく。陰極配線2108は、全面素で接続されて いるため、この動作は、全面素にわたって同時に行われ ることになる。この動作の目的は、各面素の保持容量2 104の電圧値に関わらず、EL素子2103に雷流が 流れないようにすることである。その後、ソース信号袋 2106を通じて、信号(賃圧)を各面差の保持容量2 104に審積していく。もし、面楽を表示状態にしたい 場合は、EL駆動用TFT2101のゲート・ソース関 電圧の絶対値 | Vcc | が輝度飽和電圧よりも十分高い電 圧になるようにする。画案を表示させたくない場合は、 EL駆動用TFT2101の | VGS | が点灯開始電圧よ りも十分低い電圧になるようにする。そして、全面業に わたって、信号(電圧)を保持容量2104に蓄積して いく。以上でアドレス (書き込み) 期間 (Ta) の動作 が終了する。

(0030] 水に、サステイン(成灯) 規則(Ts)に たち・アドレス(雷き込み) 規則(Ta)に たいては、電洗料料線 2107と陰極配線 2108の例の電位 差は 0 [V] の状態にあった。 そこで、サステイン(成り) 規則(Ts)では、全国末たたかって同時に、電圧を加える。その結果、1Vg1) 可収度 (200 回収度 108 の例に、電圧を加える。その結果、1Vg1) 可収度 (200 回収度 108 の例に、電圧を加入が、1Vg1) 可収度 (200 回収度 108 回収度 (200 回収度 108 回収度 108 回収度 108 回収度 (200 回収度 108 回収度

る。当然、全面素にわたって同時に行っておく。する と、各面素の保持容量 2 1 0 4 の電圧値、つまり、 | V SS | に関わらず、EL素子2103に電流が流れなくな り、EL素子2103は昨くなる。

(0031)以上が1サブレーム期間(SF₁)での動作である。SF₂、SF₃においても、阿線の動作を行う。ただし、サステイン(成び)期間の長さは、サブフレーム期間によって異なる。長さの比率としては、Ts₁:Ts₂: Ts₃:=2²: 21: 20となっている。つまり、20へも果になるようにに、サステイン(成灯)期間を変えていくようになっている。このように、20ペき乗でサステイン(成灯)期間の長さを変えるのは、デジタり接条件である。

10032] アドレス (書き込み) 期間が終すするまでの間は、EL駆動用下FT2101が今トに所定の電比印即され、EL駆動用下FT2101が爆発状態となっても、EL票子2103は成びせず、サンテナンには1列期間の最上回時でEL第子2103を成びせるようにしている。これは、より正確にサンテイン(紅灯) 期間の長さを制御するためである。図26に、EL第子2103の機能配慮の億位で(四に関するタインシグチャートを示す。機能配線は、全頭大電影かっているので、図26において、260に対し、400の機能配慮の電位での表しました。サンティンは、機能配慮の電位は、電影的総線の電位と同位ではしてはそれにしたと、そして、サステイン(4017)期間では、路極配慮の電位は、電影的総線の電位と同位でもしくほそれ以上にしておく、そして、サステイン(4017)期間では、路極配慮の電位を下げて、EL票子に整め物質もあるまちます。

【0033】階級表示の方法としては、Ts」からTs』までのサステイン(点灯)期間において、BL集子を点 灯させるかどうかについて制御することにより、脚度を 制御している。この例では、点灯するサステイン(点 リカリン 期間の組みらわせにより、23-8港かの点灯時間 の長さを決定することが出来るため、8階間を表示でき る。このように点灯時間の是短を利用して階級表現を行 う方式を時間能力が大となり振り

【0034】さらに階調教を増やす場合は、1フレーム 期間の分類数を増やしていけばよい、1フレーム期間を 画のサブフレームに期間に分割した場合、サステン((点灯)類間の長さの比率はTs[:Ts2:・・・・ Ts(n-1):Tsn=2(n-1):2(n-2):・・・・・

 $2^1:2^0$ となり、 2^n 通りの階級を表現することが可能となる。

【0035】ただし、必ずしもサステイン (点灯) 期間 の長さを2のべき乗の比としない場合でも、階調表示は 可能である。

【0036】このように、サブフレーム期間をアドレス (書き込み)期間とサステイン(点灯)期間とに分離し ているのは、サステイン(点灯)期間の長さを自由に較 定できるようにするためである。つまり、期間を分離す ることにより、アドレス (審き込み) 期間よりも知いサ ステイン (成打) 期間を投資することが可能となる もし、期間を分離しなかった場合、サステイン (成打) 期 間が限いと、アドレス (審主込み) 期間が別のサプアレ ム期間のアドレス (審主込み) 期間と重ねってしまう 場合か些じ、正常に信号の零き込みが行われなくなる。 [0 0 3 7]

(発明が解決しようとする問題)次に、主に、特願平1 1-176521に出願されている技術、つまり、時間 精調方式上デジタル構御方式を組み合わせて多階欄化を 図る場合、アドレス(書き込み)期間とサステイン(点 灯)期間とに分離する方式について、その問題点を述べ る。

[0008]まず、アドレス (書き込み) 期間 (Ta)では、EL素子が点灯しないことが挙げられる、そのため、1フレー人期間を体における表示規制の割合 (これをデューティー比という) が小さくなってしまう。もり 間(Ts)の合計制制のさめる場合が増か、フまり、デューティー比が50 [5] であれば、デューティー比が100 [5] の場合の半分の間度しか得られない。もし、100 [5] の場合の半分の間度しか得られない。もし、100 [5] の場合の半分の間度しか得られない。もし、100 [5] の場合の半分の間度しか得られない。もし、100 [5] の場合と間等の関策を得たい場合には、サステイン(低灯)期間に光っている時の開業につまり、明開開度を2倍にする必要がある。そのためには、EL素子に2倍の電量を使する姿がある。そのためには、EL素子に2倍の電量を使する姿がある。

[0039] 第2の問題点としては、アドレス (書き込) 期間 (Ta) 中に、信号の全国集への書き込みを終 アするを受があるため、高速に回路を動作させる必要が あるということである。回路の動作が或い場合は、アド レス (書き込み) 期間 (Ta) が長くなってしまり、そ の結果、デューティー比が小さくなってしまい。さまざ まな問題が生ずる。また、高速に回路が動作すると、消 養養力も大きくなってしまい。即乱とかる。

[0040] 第3の問題点としては、面素数を増やすことが弾しいことである。なぜなら、面素数を増やすことでアドレス(替き込み)期間(Ta)が長くなってしまう。その結果、デューティー比が小さくなってしまうためである。

(0041) 第4の問題点としては、南隅を増やすことが難しいことである。なぜなら、南隅政を増やすためには、サブフレーム期間に分割する数を増やする要がある。その結果、アドレス(書き込み) 期間(Ta)の数が増えてしまい、デューティー比が小さくなってしまうためである。

(0042) 前途のような問題点によると、その大部分 はデューディー比の低下による関度不足に反応している といえる、本学別は前途のような問題点を整みてなされ たものであり、新規の駆動方法を用いることによって、 デューティー比の向上を実現し、さらには駆撃回路の弱 作用接数が低い場合にも十分をナスティン(2011 期間 を確保して良好な面質を実現することを目的としている。

[0043]

(展題を解除するための手段) 本界明の駆動方法は、ゲート信号顕著状間で複数のサブ期間へ分割することに より、1ゲート皆号顕著状間で複数のサブ期間へ対象を表した。 日本により、ある 股の画案において、信号を入力してから次の信号を入力さまでの時間を、面素への書き込み期間を確保した上でならばるを限定生まってとかできる。すなわち、サステイン(成灯)期間を任業に脱定することができるため、デューディー比を、見かけ上最大100

[%] まで大きくすることができる。よって、デューティー比が小さいために生ずる様々な問題点を回避することができる。

(0044) また、本発明の駆動方法は、アドレス(響き込み)期間中において、 EL東子を成びせることができるという点に特徴がある。 とって、アドレス(響き込み)期間が長くなった場合にもサスティン(成灯)期間を正直することを回避することができる。 すなわち、回路動作が遅い場合にも、十分なサスティン(成灯)期間を確保することができる。 結果として、駆動回、動の動作用複数を低く抑えることができ、消費電力を小さくすることができる。

[0045]以下に、本発明の電子装置および電子装置 の駆動方法の構成について記載する。

関内の複数のゲート信号線選択規関が加速のサブゲート 信号線選択期間を行し、前記サブゲート信号線選択期間 においては多くでも1本のゲート信号線への電号込みが 行われ、多くても加本の前記ゲート信号線への信号の書 き込みが1値の前記ゲート信号線選択期間内に完了され るようにしても良い。

【0048】請求項3に記載の、本発明の電子装置の駆 動方法によると、1個のフレーム期間はn個のサブフレ ーム期間SF1、SF2、・・・SFnを有し、n個の前 記サプフレーム期間はそれぞれアドレス (書き込み) 畑 間Ta₁、Ta2、・・・Tanと、サステイン(点灯) 期間Ts1、Ts2、・・・Tsnとを有し、前記サステ イン (点灯) 期間の長さを、Ts1:Ts2、:・・・: Tsn=2(n-1):2(n-2):・・・:20として、自発光 素子の点灯時間の長さを制御してn ピットの階調制御を 行う電子装置の駆動方法において、前記サプフレーム期 間内の複数のゲート信号線選択期間がm個のサブゲート 信号線選択期間を有し、前記サブゲート信号線選択期間 においては多くても1本のゲート信号線への書き込みが 行われ、多くてもm本の前記ゲート信号線への信号の書 き込みが1個の前記ゲート信号線選択期間内に完了さ れ、異なる前記サブゲート信号級選択期間内では同一の 前記ゲート信号線の書き込み期間が重複せず、かつ同一 の前記サブゲート信号譲渡択期間内では異なる前距ゲー ト信号線の書き込み期間が重複しないようにしても良

【0049】請求項4に記載の、本発明の電子装置の駆 動方法によると、1個のフレーム期間はn個のサプフレ ーム期間SF₁、SF₂、・・・SF_nを有し、n個の前 記サプフレーム期間はそれぞれアドレス (書き込み) 期 間Ta₁、Ta₂、・・・Ta_nと、サステイン (点灯) 期間TS1、TS2、・・・TSnとを有し、前記サステ イン (点灯) 期間の長さを、Ts1:Ts2、:・・・: Tsn=2(n-1):2(n-2):・・・:20として、自発光 素子の点灯時間の長さを制御してnビットの階間制御を 行う電子装置の駆動方法において、前記サプフレーム期 間内の複数のゲート信号線選択期間がm個のサブゲート 信号線選択期間を有し、前記サブゲート信号線選択期間 においては多くても1本のゲート信号線への書き込みが 行われ、多くてもm本の前記ゲート信号線への信号の書 き込みが1個の前配ゲート信号線選択期間内に完了さ れ、異なる前記サプフレーム期間の前記アドレス(書き 込み)期間が重複する場合に、前記アドレス(書き込 み)期間が重複している期間だけリセット信号が入力さ れ、前記リセット信号が入力されている間は自発光素子 が非点灯状態となる期間を有していても良い。

(0050) 精液項5に配較の、本発明の電子装置は、 ソース信号線駆動回路と、ゲート信号線駆動回路と、 級の自発光薬子がマトリクス状に配置された画素部とを 有する電子装置であって、1個のフレーム期間はn個の 【0051】請求項6に記載の、本発明の電子装置は、 ソース信号線駆動回路と、ゲート信号線駆動回路と、指 数の自発光素子がマトリクス状に配置された面素部とを 有する電子装置であって、1個のフレーム期間はn個の サプフレーム期間SF1、SF2、・・・SFnを有し、 n個の前記サプフレーム期間はそれぞれアドレス (書き 込み) 期間Taj、Tag、・・・Tanと、サステイン (点灯) 期間Ts1、Ts2、・・・Tsnとを有し、前 記サステイン(点灯)期間の長さを、Tsi: Ts₂、; . . . : T s n = 2 (n-1) : 2 (n-2) : . . : 20 كا て、自発光素子の点灯時間の長さを制御してnピットの 階額制御を行う電子装置において、サブフレーム期間内 の複数のゲート信号線選択期間がm個の前記サブゲート 信号級選択期間を有し、前記サブゲート信号級選択期間 においては多くても1本のゲート信号線への書き込みが 行われ、多くてもm本の前記ゲート信号線への信号の書 き込みが1個の前記ゲート信号線選択期間内に完了され、 ることを特徴としている。

[0052] 請求項7に記載の、本発明の電子装置は、 ソース信号線駆動回路と、ゲート信号線駆動回路と、複 数の自発光素子がマトリクス状に配置された面素部とを 有する電子装置であって、1個のフレーム期間はn個の サプフレーム期間SF1、SF2、・・・SFnを有し、 n個の前記サプフレーム期間はそれぞれアドレス(書き 込み) 期間Tal、Ta2、・・・Tanと、サステイン (点灯) 期間Ts₁、Ts₂、・・・Ts_nとを有し、前 配サステイン (点灯) 期間の長さを、Ts₁:Ts₂、: ···: T s n = 2 (n-1) : 2 (n-2) : · · · : 20 2 2 て、自発光素子の点灯時間の長さを制御してn ピットの 階類制御を行う電子装置において、前記サブフレーム期 間内の複数のゲート信号線選択期間がm個のサブゲート 信号線選択期間を有し、前記サブゲート信号線選択期間 においては多くても1本のゲート信号ੜへの書き込みが 行われ、多くてもm本の前記ゲート信号線への信号の書 き込みが1個の前記ゲート信号線選択期間内に完了さ れ、異なる前記サブゲート信号級選択期間内では同一の 前記ゲート信号線の書き込み期間が重複せず、かつ同一 の前記サブゲート信号線選択期間内では異なる前記ゲー

ト信号線の書き込み期間が重複しないことを特徴として いる。

【0053】請求項8に記載の、本発明の電子装置は、 ソース信号線駆動回路と、ゲート信号線駆動回路と、複 数の自発光素子がマトリクス状に配置された両素部とを 有する電子装置であって、1個のフレーム期間はn個の サプフレーム期間SF1、SF2、・・・SFnを有し、 n個の前記サプフレーム期間はそれぞれアドレス(書き 込み) 期間Ta1、Ta2、・・・Tanと、サステイン (点灯) 期間Ts₁、Ts₂、・・・Ts_nとを有し、前 記サステイン(点灯)期間の長さを、TS1:TS2、: ・・・: T s n = 2 (n-1): 2 (n-2): ・・・: 20とし て、自発光素子の点灯時間の長さを制御してnピットの **帯腸制御を行う電子装置において、サブフレーム期間内** の複数のゲート債号線選択期間がm個のサブゲート信号 線選択期間を有し、前配サブゲート信号線選択期間にお いては多くても1本のゲート信号線への書き込みが行わ れ、多くてもm本のゲート信号線への信号の書き込みが 1個の前記ゲート信号線選択期間内に完了され、異なる 前記サプフレーム期間の前紀アドレス (書き込み) 期間 が重複する場合に、前配アドレス(書き込み)期間が重 複している期間だけリセット信号が入力され、前記リセ ット信号が入力されている間は自発光素子が非点打状態 となる期間を有することを特徴としている。

【0054】請求項9に記載の、本発明の電子装置は、 ソース信号線駆動回路と、ゲート信号線駆動回路と、被 数の自発光素子がa行b列のマトリクス状に配置された 画素部とを有し、前配ソース信号線取動同路は、少なく とも1個の第1のシフトレジスタ回路と、デジタル映像 信号を配憶する第1の配像回路と、該第1の配像回路の 出力信号を記憶する第2の記憶回路とを有するソースド ライバ回路を複数用いてなり、前記ゲート信号級駆動回 路は、少なくとも1個の第2のシフトレジスタ同路と、 少なくとも1個のバッファ回路とを有するゲートドライ バ回路を複数用いてなり、1個のフレーム期間はn個の サプフレーム期間SF1、SF2、・・・SFnを有し、 前記サプフレーム期間内の複数のゲート信号線深択期間 がm個のサブゲート信号鉄選択期間を有し、前記サブゲ ート信号線選択期間においては多くても1本のゲート信 号線への書き込みが行われ、多くてもm本の前記ゲート 信号級への信号の書き込みが1個の前記ゲート信号級選 択期間内に完了される電子装置において、1本のソース 信号線は第1のスイッチ回路を介して最大m個の前記ソ ースドライバ回路と電気的に接続され、1本の前記ゲー ト信号線は第2のスイッチ回路を介して最大m個の前記 ゲートドライバ回路と電気的に接続され、前記ソース信 号線駆動回路は最大 b×m個の前配ソースドライバ回路 を有し、前記ゲート信号義取動问路は最大axm個の前 紀ゲートドライバ回路を有し、前記第1のスイッチ回路 は、1個のドットデータ書き込み期間において、電気的 に接続されたm個の和RUースドライ/回路のうち1個のみを選択して前類リース信号線と接続して信号の書き込みを行い、前配別2のスイッチ回路は、1個のサブゲート信号線接収期間において、電気的に接続されたm個の前配ゲートドライ/回路のうち1個のみを選択して前期ゲート信号線と接続して信号の書き込みを行うことを特定している。

(発明の実施の形態) 図27は、未発明の実施の形態の一整様を示している。図27(A)は空を壁壁を全体であり、ソース信号機配動回路2751、ゲート信号線配動回路2752、西東路2753を市している。本発明の特徴として、ゲート信号線配貨関節を設めてブラリーの特徴として、ゲート信号線配貨関節を設めて、デートにの大きに、ゲート信号線配動回路は、シフトレジスク回路・バッファを正は従来のものと同様であるが、バッファの出力場子とゲート信号線の間には、クロック信号、スケートバルス等が入力されて(優元せず)、実便回路には、とフェルターストレンジスをが入力されて(優元せず)、実便回路には、ビン11よりで大きの場合で、スケートがルス等が入力される(優元せず)、実性回路には、ビン11よりでありませず。

[0056] 図27(B)、(C)を用いて、選択回路 の動作について説明する。図27 (B) は、ゲート信号 銀選択期間を2つのサブゲート信号鉄選択期間に分割す る場合に用いる選択回路の例であり、図27 (C) は、 ゲート信号譲渡状期間を3つのサブゲート信号鎮湿状期 間に分割する場合に用いる選択回路の例である。いずれ の回路においても、パッファ出力パルスが複数のNAN D回路に入力され、ピン11(図27中、ピンが複数の 場合を、11A、11Bおよび11C~11Eとして示 す) から入力されるサブゲート期間選択パルスとの論理 積を各NAND回路でとることによって、サブ期間の分 割を行っている。図27(B)(C)に示すタイミング チャートに従い、NAND出力はインバータを介してゲ 一ト信号線へと出力され、一定期間ゲート信号線を選択 状態とする。ただし、図27において、信号の論理によ っては、この他に適宜インパータ、パッファ等を設けて いても良いし、インパータ2703、2707を持たな い構成であっても良い。

[0057] このようにすることで、あるゲート信号線 選択期間を基準単位として見ると、同一のゲート信号線 選択期間に、異なる2本のゲート信号線の選択期間を設 けられることになる。

[0058] 例として、ゲート信号兼選択期間を2つの サブゲート信号施選択期間に分割した場合について説明 する。図28に、タイミングチェートを示す、サブゲー ト信号施選択期間の数は2つであるから、ゲート信号線 選択期間に同時選択されるゲート信号線も同数の2段で ある。 (0069)あるゲート信号機選択関係において、igg 目のケート信号機と収貸目のゲート信号機が開発しません。 されているとする。ただし、igg目のゲート信号機が実 にある規則は、ゲート信号機選択期間が半のサブゲート 信号機選択期間だけである。また、kg目のゲート信号機 施外実施に選びまれていて、スケーテング用下下の様 選状態にある期間は、ゲート信号機選択期間後半のサブ 一十一信号機選択期間だけである。ゲート信号機選択期間 関の邮件、コまりigg目のサート信号機選択期間 間の邮件、コまりigg目のサート信号機関をされている時に、igg目の選集に信号が響き込まれる。ゲート信 特選取り開発している。ゲート信号機関が がまれている時に、igg目の海集に信号が響き込まれる。ゲート信 号級選択期間の後半、コまり kg日のゲート信号を 状されている時に、kg目の画集に信号が響き込まれる。

【0060】 続いて、i+1 段目とk+1 段目のゲート 信号線が同様に選択される。ここでも、 i+1段目のゲ ート信号線はゲート信号線選択期間の前半のサブゲート 信号線選択期間でのみ選択され、k+1段目のゲート信 母線はゲート信号線選択期間の後半のサブゲート信号線 選択期間でのみ選択される。 1+19月のゲート信号線 が選択されている時に、i+1段目の画業に信号が書き 込まれる。k+19月のゲート信号線が選択されている 時に、k+1段目の画素に信号が書き込まれる。同様に して、i+2段目、k+2段目のゲート信号線が選択さ れ、各々のタイミングで面素に書き込みが行われる。こ こで、i段目からi+n (nは整数) 段目を選択してき ているゲート信号線選択パルスを第1のゲート信号線高 択パルス、k段目からk+n (nは整数) 段日を選択し てきているゲート信号線選択パルスを第2のゲート信号 袋箸択パルスと表記する。

[0061] あるところまで走査が進行すると、第1のゲート信号線選択パルスは、やかでに限目のゲート信号線に到達する。同様に、第2のゲート信号線選択パルスは、やがて1段目のゲート信号線に到達する。引き続き走査が推行し、単直走査が行われていく。

[0062]以上は、ゲート信号鉄選択期間を2つのサ ゲケート信号鉄選択期間に分割し、2本のゲート信号鉄 を選択した場合である。1ゲート信号鉄設死間内に加 段 (mは整数) のゲート信号鉄選択する場合には、同 様の方法でゲート信号鉄選択期間をm分割して、サブゲ ート信号装束状期間を掛ければない。

【0063】続いて、階値方式について説明する。本発 明の電子装置においては、デジタル階値に時間階値を組 み合わせることによって階値表現を行っているが、正常 な階値表現が行われる限りは、他の方法、例えば面積階 値方式などをさらに組み合わせても良い。

【0064】 ここでは、簡単のため、デジタル階類と時間階額とを組み合わせて、3ビットの階類 (2³=8階類) を表現する場合について説明する。図1(A)、

(B) にタイミングチャートを示す。 1フレーム期間を

3つのサブフレーム期間SF $_1$ ~SF $_3$ に分割する。SF $_1$ ~SF $_3$ の各長さは、2のべき乗で決定される。つまりこの場合、SF $_1$:SF $_2$:SF $_3$ =4:2:1 (2^2 : 2^3) となる。

[0065]ます、最初のサブフレーム期間において、 1段プロ画素に信号を入力していく、ただしこの場合、 実際にゲート信号築が選択されるのは、前半のサブゲー ト信号温状期間のみである。後半のサブゲート信号線 選択層間には、ゲート信号線の選択は行われず、囲業へ の信号の入力も行わない。この動件を、1段日から奏 鉄段まで行う、ここで、アドレス(書き込み)期間は、 1段目のゲート信号線が遅れされてから、最終後のゲー ト信号線が選択されてから、近、アド レス(信き込み)期間の長さは、どのサブフレーム期間 においても同一である。

【0065】熱いて、第2のサブンレーム期間に入る。ここでも同様に、1段プラの票末に得りが入される。ての場合も、前半のサブケート信号超過投間形においてのみ行われる。この動作を、1段目から最終度まで行う。(0067)この時を、全国素の経知版には、一定電圧が印加されている。よって、あるサブフレーム期間における画業のサスティンへ気灯りが開発と込まれてから、次のサブレーム期間において画業に信号が響き込まれなめる。次のサブレーム期間において画業に信号が響き込まれためる。での期間となる。よって、各位と対するサスティン(気灯)期間は、時間が規定り、長さが呼じい。

【0068】続いて、第3のサプフレーム期間について 説明する。まず、第1、第2のサブフレーム期間と間接 に、前半のサブゲート信号鏡頭択期間においてゲート信 号線を選択し、画案に信号を書き込む場合について考え てみる。この場合、最終段付近の面素への信号の書き込 みが始まる時には、すでに次のフレーム期間での1段日 の画業への書き込み期間、つまりアドレス (書き込み) 期間に入ってしまっている。その結果、第3のサブフレ ーム期間における最終段付近の画案への書き込みと、次 のフレーム期間の第1のサブフレーム期間における前半 のある画案への書き込みが重複することになるわけであ る。阿時に異なる2段分の信号を異なる2段の画案に正 常に書き込むことはできない。そこで、第3のサブフレ **ーム期間においては、後半のサブゲート信号線選択期間** にゲート信号線を選択していくことにする。すると、第 1のサブフレーム期間 (このサブフレーム期間は次のフ レーム期間に属している) ではゲート信号線の選択は前 半のサブゲート信号篆選択期間において行われているか ら、同時に異なる2段の画業に信号を書き込みが行われ ることを回避することができる。

(0069)以上のように、本列明の駆動方法においては、あるサブフレーム期間におけるアドレス (書き込み)期間が、別のサブフレーム期間におけるアドレス (書き込み)期間が、別のサブフレーム期間におけるアドレス (書き込み)期間と重複する場合、複数のサブゲート階

母素経代期間を利用して考さ込み期間の割り当てを行う ことにより、実際にゲート信号線の選択タイミングが選 視しないようにするため、回源に正常に信号を考込む ことができる。その結果、ある行でアドレス (書き込 み) 期間にある期間に、別の行ではほし素子を点灯させ るといったことが階間のピット数に取りらず可能とな り、その結果高デューティー比を実実する。 (90 0 7 01

【実施例」以下に本発明の実施例について配法する。 【0071】[実施例1]本実施例においては、例として、17レーム期間を分割した際に、アドレス (書き込み) 期間よりも短いサステイン (点灯) 期間 (サブフレーム期間) が複数ある場合を送げて貯留する。

【0072】図2 (A)、(B) を参照する。図2は1 フレーム期間を5つのサブフレーム期間に分割した際の タイミングチャートを示している。この場合、ゲート信 号級選及間を創作、後半のサブゲート信号級選及期間 に分割して信号の書き込みを行っても、アドレス 信息 とみり 期間 Ta;および次のフレーム期間のTa;が重複 しているのがわかる。そのため、このタイミングでは正 常に信号の書き込みを行ってとけてきない。

【0073】1つの方法として、長いサプフレーム期間 と短いサブフレーム期間とで順序を入れ替えることによ り、この問題を解決することができる。図3 (A)、 (B) を参照する。図3は図2と同様、1フレーム期間 を5つのサプフレーム期間に分割した際のタイミングチ ャートを示している。サブフレーム御間の網序を、SF 1→SF4→SF3→SF2→SF5として、さらにサブゲ 一ト信号線選択期間の前半と後半にゲート信号線選択の タイミングを適当に振り分けることで、同一のサブゲー ト信号鉄選択期間内では、アドレス(書き込み)期間の 重複が起こっていないことがわかる(図3(B))。各 サプフレーム期間およびアドレス (書き込み) 期間の長 さは図2に示したものと同様であるが、本事施例で示し た方法を用いることで、正常に面素への書き込みを行う ことができる。本実施例における方法では、回路側での 変更を行うことなく実施が可能である。

[0074] 「実施列21本実施例においては、実施例1 で述べたアドレス (書き込め) 期間の重複を、実施例1 とは異なる手段にて回避する方法について説明する。 [0075] 図2において、重復しているアドレス (間 も込み) 期間は、下 43ま以びのフレー人展間の である。そこで、ゲート信号施選状期配を、3つのサ ゲケート信号施選状期間に対りが けることで解決をはかる、図4(A)、(B)を参照す り方ることで解決をはかる、図4(A)、(B)を参照す の第1のサプケート信号施選状期間に扱り がる、第1のサプケート信号施選状期間においては下 a, 下1a, 下1a,で信号の書を込みを行い、第2のサ ゲケート信号施選状期間においてはてa, 下6号の書を 込みを行い、第2のサプケート信号施選状期間において はTasで信号の書き込みを行う、 基果として、 図 4 (B) に示すようなタイミングで信号の音込みが行う 16. をサブゲート信号級選択期間内における検索のアドレス (書き込み) 期間の置着は田道することができる。 [0 0 7 6] 本実施例で既りに力法によると、ゲート 信号施選択期間の行響数が増加する分、サブゲートでは発展が関係が受けまる。 実施例に元の上方法では対処しきれない場合 (例えばアドレス (書き込み) 期間が長く、 関係の並 学 表 名行っても 遺植する部分がある場合など) には存効である。

【0077】(実施例3】本実施例においては、アドレス (書き込み)期間の重複を、実施例1および実施例2と は異なる手段にて回避する方法について説明する。

[00 7 8] 図5 (A) (B) を参照する、SF4、SF5は、それ自身の期間が知いため、選帯のタイミングではアドレス (働き込み) 期間の直接を迎渡することはできたい。そこで、SF4、SF5を4の少様に、リセット期間でよった「F5を設ける」リセット期間では、E し果子が点灯したいような信号を入力する。具体的には、電き込む性圧を、保守容量に電力が維持されない環正としてやれば良い。以後、この荷号をリセット信号と表現する。信号を顕実に書き込んでから、前近リセット信号との大きが高います。 信号を顕実に書き込んでから、前近リセット信号と表現する。信号を顕実に書き込んでから、が近リセットを開かた正式をいる。 SF5の長さを開節し、各アドレス(億者込み)期間およびリセット発動が重視しないタイミングにすればない。

【0079】本実施例で挙げた方法を用いると、リセット信号の入力後、次にアドレス(審を込み)期間が現れるまでの期間はEL菓子が点灯したいため、ややデューティー比が低下するといった問題が生するが、未実施の用いるリセット信号は、サステイン(点灯)期間がうまく1フレーム期間がに収まらない場合などに、時間調整の目的で利用することも可能である。

[0080] (実施例4]実施例1~3においては、実施 形態に示したとおりの回路構成によって、配砂信号のタ イミングを観撃することでアドレス (書き込み) 期間の 直接を型謝する方法について説明してきた。未実施例に おいては、ゲール音号線とステング用でFでを遊加 して回路を構成した場合について配明する。具体例として、1ゲート信号線 選択期間に分割する場合を削りる。

[0081] 図6 (A) を参照する。基板650上に、 ソース信号線電勢回路651、ゲート信号線電勢回路65 25. 直集部653が配置されている。図6において は、ゲート信号線電勢回路652は同郷配置としている が、片着のみの配配でも良い。本実施門で示したのの 特徴としては、ゲート信号線が回業1行あたり2本通っ ている成である。ここで、図6(A)に示した電子装置 における影響の手間を264年3

- (A) はソース信号線駆動回路であり、シフトレジスタ ~NAND~第10ラッチ回路~第2のラッチ回路~パ ッファ〜ソース信号線という一連の経路は従来のものと 同様で良い。
- [0082] 図34(B) はゲート信号金取動回路である。シフトレジスタ〜パッファ出力までは従来の回路と同様で良い。パッファ出力は、2つのNAND回路に入力され。各NAND回路で、ピン9、10より入力されるサブゲート間の最大が以入を強強要をとってが一倍号線(GatELine AおよびB)へと出力される。これは実施が低の項で、図27(B) にて示したものと両域の動作とみなして私い。つまり、1ゲート信号線選供展刊に、2つのNAND回路から原次サブゲート信号線選供展刊に、2つのNAND回路から原次サブゲート信号線選供展刊に、2つのNAND回路から原次サブゲート信号線選供展刊に、2つのNAND回路から原次サブゲート
- 【0083】図6 (B) は、 画薬部を拡大表示したものである。 点線枠600で開われた部分が1 画家であり、第1のスイッチング用下下601、第2のスイッチング用下下602、E1乗予604、保持容量605、第1のゲート信号線606、現2のゲート信号線607、ソース信号線608、電鉄 供給線609を有する。第1のゲート信号線606には、図34(B)に示した61 に Line Aからの選択パルスが入力され、第2のゲート信号線607には、G34(B)に示した620で無料があかり、1000で円には、G34(B)に示した620で円には、G34(B)に対した620で円には、G34(B)に対した620で円に対した620で円に対した630で円に対した620で円に対した630で円にが対した630で円に対した630で円にが対した630で円にが対した630で円にが対した630で円にがができる100で円にが対した630で円にが対した630で円にがができる100で円にがができる100で円にがができる100で円にがができる100で円にがができる100で円にがができる100で円にができる100で円にがができる100で円にがができる100で円にがができる100で円にがができる100で円にがができる100で円にがができる100で円にがができる100で円にができる100で円にがができる100で円にがができる100で円にがができる100で円にができを100ででができる100ででができを100ででができを100ででができを100ででができを100ででができを100ででができを100ででができを1
- 【0084】駆動が独の一側としては、実施列10よう にゲート信号級選択期間を2つのサブゲート信号級選択 期間に分割する場合に、前半、後半のケート信号級選択 択信号の入力されぞれを2つのスイッテング用下下で まかなう、前半のサブゲート信号級選択関にゲート信 号級を選択する場合には第10ゲート信号級606から 信号を入力して第一のスイッチング用下下1601を駆動 動し、後半のサブゲート信号級607から信号 を選択する場合には第20ゲート信号級607から信号 を選択する場合には第20ゲート信号級607から信号 を選択する場合には第20ゲート信号級607から信号 を入力して第2のスイッチング用下下602を駆動す を入力して第2のスイッチング用下下602を駆動す を入力して第2のスイッチング用下下602を駆動す を入力して第2のスイッチング用下下602を駆動す
- [0085] [実施例 5]本実施例では、本発明の駆動回 路を有するEL(エレクトロルミネッセンス)表示装置 を作製した例について説明する。
- [0086] 図7 (A) は本発明を用いたEL表示装置の上間間である。図7 (A) において、4001は基 (4002は原紙・4003は2中人信号展取制 (B) 4004で、4001は基 (4002年) 4004で、4004で、4004で、4005を1008で、4006、4007を経 (4008で)、4004で、4007を経 (4008で)、4004で、4007を経 (4008で)、4004で、4007を経 (4008で)、4004で、4007を経 (4008で)、4004で、4007を経 (4008で)、4004で

- (0088)また、図7(B)は本集集例のE1表示装置の新面構造であり、基板4001、下地頭4012の上に駆励回路用下FT(但し、ここではロチャネル型下下とのチャネル型下下を組み合わせたCMOS回路を図示している)4013を70電鉄を例数するE1配動用下F下だけ図示している)が形成されている。これらの下FTは公知の構造(トップゲート構造あるいはボトムゲート構造)を明われば多い。
- (0089) 公知の件数方法を用いて駆動回路用下下 T 4013、開発部用下下 T 4014の形式たち、樹脂 材料でなる層間絶縁頭 (平坦化原) 4015の上に顕素 彫用下下 T 4014のドレインを電気的に接続する透明 準電度でなる開発機能 4014を形式する。効果を関すたる原列素を観るしては、酸化インジウム上酸化亜鉛との化合物を用いることができる。そして、回素電信4016を形成したら、絶線版4017を形成し、回素電信4016と比例に応参します。
- (0090) 次に、EL層4018を形成する。EL層4018位2000 EL材料(正孔性入層、正凡輸送層、 発光層、電子輸送層または電子注入層)を自由に組み合。 わせて原理構造を允は単層構造とすれば良い。また、E 比材料には低分子系材料と周か子系(ポリマー系)材料がある。低分子系材料を用いる場合には、オピンコート法、 同別法またはインクジェット法等の簡易な方法を用いる ことが可能である。
- [0091] 本策協例では、シャドウマスクを用いて業者法により BL層4018を形成する、シャドウマスクを用いて面楽庫に改長の異なる発光が可能な発光層(総 色光光層、緑色光光層、緑色光光層、大の陰にも、色変機層(CCM)とカーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示録をよったもできる。
- 【0092】EL層4018を形成したら、その上に陰 個 47019を形成する。陰極4019とEL層4018 個 47019を形成する。陰極4019とEL層4018 以下に変なが今後では、一般4018を不格性実際が、 で形成し、大党解放しないで能域4019を形成するといった工夫が必要である。本実施例ではマルチチャンパー方式、グラスターツル方式)の成熟経歴を用いることでよかなシスな健康を削削というなとないまた。
- 【0093】なお、本実施例では陰極4019として、 LiF (フッ化リチウム) 膜とA1 (アルミニウム) 膜 の積層構造を用いる。具体的にはBL層4018上に葉 着法で1 [mi] 厚のLiF (フッパリチウム) 離を形成

し、その上に300 加川 厚のアルミニウム膜を形成する。勿論、公司の整理材中である例名 名電電電子で も良い。そして職権4013は4020で示される領域 において記載4007は競技される。配録4007は数 後4019に所定の電圧を与えるための電質数である。 環境イースト材料4021を介してFPC4008に 接続される。

(909年)4020に示された領域において簡単40 19と配線4007とを電気的に接続するために、層向 絶難減4015友化地構成 617にコンタクトホール そ形成する必要がある。これらは層型を整度4015の エッチング等(編集を提用コンタクトホールの形成) や絶難減4017のエッチング等(BL層形成前の側口 部の形成的)に形成しておけば良い。また、差無減40 17をエッチングラな多味、層の発展項4015で ドアモンチングラな多味、層の発展項4015で 15と機関4017の形状を良いまた、層形地構成40 15と機関4017の形状を見好なものは、コンタ クトホールの形状を良好なものまることができることができる。

【0095】このようにして形成されたEL素子の表面を覆って、パッシベーション膜4022、充填材4023、カパー材4009が形成される。

【0096】さらに、BL素子部を囲むようにして、カ パー材4009と基板4001の内側にシーリング材4 011が吸けられ、さらにシーリング材4011の外側 には密封材(第2のシーリング材)4010が形成される。

(0097]このとき、この実践材4023は、カバー材4009を接着するための接着料としても機能する。 充実材4023としては、PVC(ポリビニルクロライド)、エポキン機能、シリコン機能、PVB(ポリビニルブラル)を止ば12VA(エアレンビニルアモート)を用いることができる。この実践材4023の内部に実施利を設けておくと、疫産効果を保持できるので好ましい。また実践材4023の内部に、酸素を検定する数にが上列等を配置することで、EL層の効果を有る酸化が上列等を配置することで、EL層の効果を有る最低が上列等を配置することで、EL層の分化を例えても良い。

【0098】また、充填材4023の中にスペーサーを 含有させてもよい。このとき、スペーサーをBaOなど からなる粒状物質とし、スペーサー自体に吸蓋性をもた せてもよい。

【0099】スペーサーを設けた場合、パッシペーション度402はスペーサー圧を緩和することができる。 また、パッシペーション度とは別に、スペーサー圧を緩和する皆能原体どを設けてもよい。

(0100]また、カバー材4009としては、ガラス 板、アルミニウム板、ステンレス板、FRP 別herala ss-Reinforced Plastics) 板、PVF (ポリピニカン オライド) フィルム、マイラーフィルム、ポリエステル フィルムまたはアクリルフィルムを用いることができ る。なお、充実材4023としてPVBやEVAを用い る場合、数十 [μa] のアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。

【0101】但し、EL素子からの発光方向(光の放射 方向)によっては、カバー材4009が選光性を有する 必要がある。

【0102】また、配菓4007はシーリング対401 1おおび密封材4010と高版4001との機能を遭っ 下FPC4008に電気外に接続される。たれ、こで は配菓4007について説明したが、他の配菓400 5、4006も開稿にしてシーリング対4011および 密封材4010の下を通ってFPC4008に電気的に 接続される。

[0103] なお本集施門では、完実材4023を設けてからカバー材4009を接着し、完実材4023の細面 信暴面)を多しまたシーリング材4011を取り付けているが、カバー材4009及びシーリング材4011で形成を表現がである。 大田 1を取り付けている。 表現4001、カバー材4009及びシーリング材4011で形成されている空隙に置しる完実が改り上りて変ける。 そして前空隙を高空改装(10~2 「7077」以下)にし、完実材の入っている水槽に注入「全接してから、空隙の外の気圧を空隙の中の気圧よりも高くして、完全材を空隙の中で気圧よりも高くして、実現材を図りませた。

【0104】【実施例6】本実施例では、実施例5とは異なる形態のEL表示装置を作製した例について、図8(A)、(B)を用いて説明する。図7(A)、(B)と同じ番号のものは同じ部分を指しているので説明は含む

【0105】図8 (A) は本実施例のEL表示装置の上 面図であり、図8 (A) をA-Aで切断した断面図を 図8 (B) に示す。

(0106) 実施例に従って、EL東子の表面を模っ プバッシベーション線4022 までを形成する。 (0107) さらに、EL東子を覆うようにして光質材 4023を設ける。この光質材4023は、カバー材4 09を機等するための液等者としても健能する。光質 材4023としては、PVC (ポリビニルプロライ り、エポキンとができる。この光質材の23の内部 に見している。この光質材の23の内部 に見している。この光質材の23の内部 に見している。この光質材の23の内部 に見いまた光質材の23の内部に、配業を接続する。 製売を指する。

【0108】また、充填材4023の中にスペーサーを 含有させてもよい。このとき、スペーサーをBaOなど からなる粒状物質とし、スペーサー自体に吸温性をもた せてもよい。

劣化を抑えても良い。

【0109】スペーサーを設けた場合、パッシペーショ

ン膜4022はスペーサー圧を緩和することができる。 また、パッシペーション膜とは別に、スペーサー圧を緩 和する樹脂膜などを設けてもよい。

【0110】また、カバー材4009としては、ガラス 板、アルミニウム板、ステンレス板、FRP Fibergla ss-Reinforced Plastics)板、PVF (ポリピニルフル オライド) フィルム、マイラーフィルム、ポリエステル フィルムまたはアクリルフィルムを用いることができ

る。なお、充填材4023としてPVBやEVAを用いる場合、数十 [µm] のアルミニウムホイルをPVFフィルムで快んだ構造のシートを用いることが好ましい。

【0111】 但し、EL素子からの発光方向(光の放射方向)によっては、カバー材6000が透光性を有する必要がある。

【0112】次に、充填材4023を用いてカバー材4009を接着した。 末枝4023の側面 (偏星面) を覆うようにフレーム材4024を取り付ける。 フレー は4024にカインでは、1000円では、10

【0113】また、配輪4007はシーリング材402 5と基版4001との隙間を通ってFPC4008に電 気のに接換する。なお、こでは配輪4007につい て説明したが、他の配輪4005、4006も同様にし でシーリング材4025の下を通ってFPC4008に 電気的に接続される。

【0115】(実施例7]ここでEL表示パネルにおける 西素部のさらに詳細が断面構造を図9に、上面構造を図 10(A)に、回路図を図10(B)に示す。図9、図 10(A)に、回路図を図10(B)に示す。図9、図 10(A)に、03では共通の符号を用いるので互いに 参照すれば良い。

[0116] 図9において、基板4501上に設けられ

たスイッチング用下FT4 5 0 2は公園の方法で吸点された カチャル型TFTを用いる。 本実施的ではダブルゲート構造としているが、構造及び作戦プロセスに大きな違いはないので吸別は容勝する。但し、ダブルゲート構造とさることができるという利息がある。 なお、本実施門ではダブルゲート構造としているが、シングゲート構造としているが、シングゲート構造で指揮がないし、トリケートを表しまり、非常でも構造ない。 大田 電子 (本教を持つマルチゲート 株満でも構わない、また、公園の方法で形成された アチャル・ポード 下を用いて形成しても構わない。

【0 1 1 7】また。EL駆動用下FT 4 5 0 3 は公知の 方法で形成された。F + 本 N 型下下を用いる。スイッ チング用下FT 4 5 0 2 のドレイ 不配 4 5 0 4 は配 4 5 0 5 によってEL駆動用下FT 4 5 0 3 のゲート電 4 4 5 0 6 に運気がに接続されている。また、4 5 0 7 で示される配線は、スイッチング用下FT 4 5 0 2 のゲート電係 4 5 0 8 4 5 0 9 を電気的に接続するゲート 配線である。

[0118] EL駆動用TFT4503はEL乗子45 10を無れる電機を制御するための業子であるため、 多くの電流が接れ、無による劣化やホットキャリアによ。 る劣化の危機せが高い漢子でもある。そのため、EL取 動用TFT4503のドレイン製し、ゲートを機関を してゲート電極に置なるようにLDD模様を投げる構造 は極心て着かる。

【0119】また、本実施例ではEL版動用TFT45 03をシングルゲート構造で限示しているが、複数のT FTを直列に接続したマルチゲート構造としても良い。 さらに、複数のTFTを並列につなげて実質的にチャネ ル形成類域を複数に分割し、熱の放射を高い効率で行え るようにした構造としても良い。このような構造は熱に よる学化分類として有がアネカ

【0120】また、図10 (A) に示すように、EL版 助用TFT4503のゲート電極4506を含む配線4 505は、4511で示される領域で、EL版動用TF T4503のドレイン配線4512と絶縁膜を介して重 なる。このとき、4511で示される領域では保持容量 が形成される。保持容量4511は、電流供給線451 3と電気的に接続された半導体膜4514、ゲート絶縁 膜と同一層の絶録膜(図示せず)及び配線4505との 間で形成される。また、配線4505、第1層間絶縁膜 と同一の層(図示せず)及び電流供給線4513で形成 される容量も保持容量として用いることが可能である。 この保持容量4511はEL駆動用TFT4503のゲ 一ト電極4506に印加する電圧を保持する機能を有す る。なお、EL駆動用TFT4503のドレイン領域は 電流供給線(電源線)4513に接続され、常に一定の 電圧が加えられている。

【0 1 2 1】スイッチング用TFT 4 5 0 2及びEL駆

動用下FT4503の上には第1のパッシペーション膜 4515が取けられ、その上に樹脂を展開でなる平垣化 度4516が形成される、平垣代線4516を用いて FTによる段差を平坦化することは非常に重要である。 後に形成される発光層4519は非常に開いため、段差 が存在することによって発や不見を記て「場合がある。 従って、発光層4519をできるだけ平坦面形成しう るように囲業種様4517を形成する前に平坦化してお くことが踏ましい。

【0122】また、4517は反射性の高い準電販でなる商素電程(EL票子の陰烈)であり、別1のパッシュペーション版4515及び平型化度4516比較けられたコンタウトホールを介して、EL駆動用TFT4503のドレイン環域で電気的に放使される。近常電域4517としてはアルミニウム合金版、網合金優また近後の成立では近抗な準電膜またはそれらの検層膜を用いることが呼ましい。初始、他の準電膜との機層構造としても良い。

【0123】次に有機樹脂膜を両端電極4517及び平坦化膜4516上に形成し、前配有機樹脂膜をバター2 少才することで、バンク4518以、前配有機樹脂膜をバター2 形成する、バンク4518は、隣り合う面溝の発光層または5上層を分離するために設ける。シップ4520 は、直角機4517ととは一般場所1下14503のドレイン配盤4512とが地球されている部分の上に設ける。シャンの部分において配差が生むる場合があり、後上形成される発光後がであった。単二年を112とが地球されて必然が重した。水の光水気を防ぐために、タップ4520を設けることで単位とであるに大きによりである。というによりである。

【0124】パンク45138により形成された膚(囲寒 に相当する)の中にEL層4519が成された。なむす 図10(A)では、保持容量4519が成される。なむす るために一部パンクを容略しているが、電影供機能45 32、ソース服4520の一部がと極多よりと原業 間に設けられている。また、ここでは2回源1か収示していないが、R(例)、G(例)、B(等)の各色に対 おした現光層を作り分けても良い、発光層とするEL材 料としては1末光をボリース解料を用いる。代数的なポ リマー飛材料としては、ボリバラフェニンシビニン (PPV)系、ボリビニルカルパゾール(PVK)系、 ポリブルオレン系などが挙行れる「

【0125】なお、PPV系EL材料としては様々な型 のものがあるが、例えば & Shenk、H Becker、O. Gelse ロ E Kluse、Feruder and Expreitzer: "Polymers [orLight Emitting Diodes". Euro Display, Proceeding 5, 1999、p. 13-31」や梅脚平 10-92576号公根に配 載されたような材料を用いれば食い。 (0126) 具体的た発光層としては、赤色に発光する 発光層にはシアノボリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン 表しくはポリアル キルフェニレンを用いれば良い。関連は30~150 [ma] (好ましくは40~100 mi))とすれば食

【0127】但し、以上の例は発光層として用いること

のできるEL材料の一例であって、これに限定する必要はまったくない。発生、電荷輸送機能には電荷法力キャリアの修動を行わせると動の割)を形成されば良か。 (0128)例えば、本実施例ではポリマー系料料を受光をして用いる例を示したが、成分子系EL材料を用いても良い。また、電荷輸送器や電荷注入層として炭化業等の無機材料を用いることとである。これらのEL材料や無機材料は公知の材料を用いることとである。これらのEL材料や機械材料は公型の材料を用いることがである。これらの

(10129] 本実施例では発光層4519の上にPED OT (ポリテオフェン) またはPAn1(ポリアニリン) でなる正正在上層4522を設けた後層構造のEL 層としている。そして、正孔性入層4520には近 明準電度でなる陽4523が設けられる。未実施例の 場合、発光層4519で生成された光は上面側に向かっ て(TFTの上がに向かって)放射されるため、陽極は 透光性でなければならない。透明準電度としては酸化イ ン型のとと酸化スズとの化合物を根化インジウムと酸化の 画針との化合物を用いることができるが、耐熱性の低い を発性でなほより展示板とした後で形成するため、可能 な規模の低値で返載できるものが増ましい。

[0130] 陽極4523まで形成された時点でEL業子4510が完成する。なお、ここでいうEL業子4510が完成する。なお、ここでいうEL業子4510と、正孔注入脚4522及び陽極4523で形成された保持管量とを付す。図1(A)に示すように回業管種4517は画業の部積には一数するため、画業全体がEL某子として機能する。従って、発光の利用効率が非常高く、別もい個幾美が可能となる。

10131)ところで、本実施例では、陽極4523の上にさらに第2のパッシペーション膜4524を設けている。第2のパッシペーション膜4524と受けては表膜または宝化酸化生素膜が好ましい。この目的は、外紙と日上第一を送動することであり、EL材料の酸化によら外化を防ぐ電味と、EL材料からの殴り力を抑える要求との両方を併せ持つ。これによりEL表示装置の価度機と活成られる。

【0132】以上のように本実施例において説明してきた BL表示パネルは図9のような構造の圏集からなる園業部を有し、オフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強いBL駆動用TFTと

を有する。従って、高い信頼性を有し、且つ、良好な園 像表示が可能なEL表示パネルが得られる。

[0133] 「実施例3/本実施例では、実施例7に示した固素的において、EL票子4510の構造を反応させた構造について説明する、説明には図11年用いる。なお、図9の構造と異なる点はEL票子の部分とEL駆動用下FTだけであるので、その他の説明は省略することとする。

【0134】図11において、EL駆動用TFT450 3は公知の方法で形成されたpチャネル型TFTを用いる。

【0135】本実施例では、画素電極 (碁種) 4525 として透明等電膜を用いる。具体的には酸化インジウム と酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸 化インジウムと酸化スズとの化合物でなる導電膜を用い ても良い。

(0136) そして、純糖様でなるバンタ4526及び クップ4527が成された後、溶液を布によりボリビ ニルカルバゲールでなる発光陽4528が形成される。 その上にはカリウムアセチルアセトネート(acacK と製配される)でなる電子主入層4529、アルミニウ ム合金でなる破壊4530が初成される。この場合、能 福4530がバッジペーション僕としても維护する。こ うしてEL第74531が収めている。

【0137】本実施例において説明した構造を育するE L商業の場合、発光層4528で発生した光は、矢印で 示されるようにTFTが形成された基板の方に向かって 放射される。

【0138] 実施例9]本実施例では、図10 (B) に 示した回路図とは森なる構造の囲業とした場合の例につ いて図12 (A) へ (C) に示す。 なお、本実施別にお いて、3801はスイッチング用下下3802のソー ス配線を兼ねているソース信号線、3803はスイッチ ング用下下3802のゲート電影を表せているシー 信号線、3804はEL駆動用下下、3805は保护 容量、3805、3808は電流供給線、3807はE 上票子とする。

[0139] 図12(A)は、隣接する2つの面黒間で電流映画器3808を通過といる場合の例である。即 ・ 関接する2つの画美が電接機能器8808を中心に 総対称となるように形成されている点に特徴がある。こ の場合・電流機能の本数を減らすことができるため、 国業部をさらに再雑化するとかできる。

【0140】また、図12(B)は、電焼供給館380 8をゲート信号類3803と平行に設けた場合の例であ たなは、図12(B)では電が試験数3803とが ト信号第3803とが重ならないように設けた構造となっているが、同者が異なる際に形成される配線であれ は、経験度をプレー電なるように設けることもできる。 この場合、電流供料数3808とゲート信号類3803 とで専有面積を共有させることができるため、面素部を さらに高精細化することができる。

[0141] また、図12(C)は、図12(B)の構造と同様に電流供発蔵3803をデート信号験3803 と平行に設け、さらに、2つの図案を電流発施数380 を平内に載対後となるように形成する点に特徴がある。また、電流供施数3808をデーに得数3803のいずれか一方と量なるように設けることも有効ある。この場合、電流供施額380本数を減らすことができるため、画業部をさらに発展が経済が展開ですることができる。[0142](実施例10)実施列に添した図10142[実施例10]実施列に添した図1

(A)、10(B) ではEL駆動用下F74503のゲート電像にかかる電圧を保持するために保持等を含まり、12名略することも可能である。実施別7の場合、EL駆動用下74503として公知の方法で研究された。F7452以下では、アイトル型下F7を用いているため、ゲート地震現をかしてゲート電極に重なるように設けられたGOLD 保険されている。この重なり合うた模様に一般的パゲード電量に呼ばれる単生等量を保持容量4511の代わりとして模様的に用いる点に呼吸がある。

【0143】この寄生容量のキャパシタンスは、上配ゲート電電とGOLD領域とが重なり合った面積によって 変化するため、その重なり合った領域に含まれるGOL D領域の及さによって決まる。

[0144] また、実施例9に示した図12(A)、(B)、(C)の構造においても同様に、保持容量3805を省略することは可能である。

(0145] (実施列11)未実施列においては、実施列 1~10で取明した電子装置の作成方法例として、国業 部のスイッチング条子である5と区域別用下Fでと、国業 部の両辺に設けられる取削回路(リース信号級取削回 紙、ゲート信号級取削回路)のチアドを同一条板上に 作成する方法について工程に従って評細に説明する。位 し、説明を簡単にするために、駆動問語部としてはその 基本構成回路であるCMOS回路と、国業部としてはその イッチング用下FでとEL駆動用下Fでと極況することにする。

[0146] 図13を参照する。基板5001には、例 大はコーニング生の1737ガラス基板に代達される無 アルカリガラス基板を用いた。そして、基板5002に TF17が成される表面に、下地膜5002とをプラズマ CVD法やスパッ分性で形成た、下地膜5002に 室化シリコン膜を25~100 向」、ここでは50 回」の声を11. 版化シリコン膜を50~300 向 同」ここでは150 回」の呼音に機解形成 (特に図 示せず) した。また、下地膜5002は、室化シリコン 膜や全化像化シリコン膜のを用いても良い。

【0147】次に、この下地膜5002の上に、50

[ma] の厚さの単名版タンリコン機をプラスマCVD独で が成した。非品質ンリコン線は含有水素量にもよるが、 好ましては400~550 [で] で数時間加騰して設水 乗処理を行い、含有水素量を5 [tims 3] 以下として、 結晶化の工器を行うことが理せ、10、また、非最終シリコン膜をスパッタ法や無着性などの他の作成力法で形成 しても扱いが、原件に含まれる股票。要素などの不減物 元素の含有量を十分位減させてるとか類をして、

[0148] こでで、下地理と非品質シリコン様とはい ずれもプラズマCVD法で作成されるものであり、この と言下地類と非高度シリコン様と真空中で選択して形成 しても良い、この連携形成を行うと、下地類を形式後、 当前に下地膜の表面が大気が悪気に唱されることを回避 できるため、下地域表面の汚象を防ぐことが可能とな り、作成されるTFTの特性パラツキを低減させること ができる。

【0149】非晶質シリコン膜を結晶化する工程は、公知のレーザー結晶化技術ままは熟結晶化の技術を用いれば良い。本実施例では、バルス発援型のKrFエキシマレーザー光を敵状に異光して非晶質シリコン膜に限射して結晶質シリコン膜を形成した。

【0150】なお、本実施例では半導体庫の形成に非晶 気シリコン環をレーデーあるいは無により結晶化すると いう方法を用いているが、微結晶シリコン膜を用いても 構力ないし、延接結晶質シリコン膜を放脱しても良い。 (0151】こうして形成された観景シリコングとで、 ターニングして、島状の半導体層5003、5004、 5005、5006が成立された。

【0152】次に、島状の半導体層5003、500 4、5005、5006を硬って、酸センリコンまたは 窓化シリコンを主成分とするゲート製造媒5007を形成した、ゲート発制媒5007は、プラスマCVD法で 別20と51H4を取料とした空化酸化シリコン膜を10 ~200 [mi] 好ましくは50~150 [mi] の厚さ で形成すれば良い。本実施例においては、100 [mi]

[0153] モレて、ゲート絶縁度5007の表面に第 1のゲート電極となる第10事電膜5008と、第2の ゲート電極となる第20準電膜5009とを形成した。第10 東電膜5008は51、Geから選ばれた一個の 元素。またはこれらの元素を主成分とする半導体度で形 成すれば良い。また、第10事電膜5007の原と50 で50[mm]、好ましくは10~30[mm]とする必要 がある。本実施例においては、20[mm]の厚さで51 東を形成した。

【0154】第1の導電膜として使用する半導体膜には n型あるいはコ型の導電型を付与する不純物元素が振か されていても良い。この半導体膜の作成法は公別の方法 に従えば良く、例えば、被圧CVD法で基板強度を45 0~500 [で] として、ジシラン (SigHg) を25 0 [sccm] 、ヘリウム (He) を300 [sccm] 導入して作成することができる。このとき同時に、SigH&に対してPH3を0.1~2[%] 混入させてn型の半導体膜を形成しても良い。

(0155)第20ゲート電報となる第20郷電原は、エッチングで選択比のとれる準電性対策。あるいはこれらを主張分とする化合物で形成すればない。これはゲート電極の電気低対策下げるために考慮されるものであり、例えば、Mo-W化合物を用いても良い、ここでは、Taを使用し、スパック技で、200~1000[mi]、代差的には400[mi]の厚さに形成した。(図13(A))

(015 61 次に公知のパターニング技術を使ってレジストマスクを形成し、第2の準電膜5009をエッチングして第2のゲート電磁を形成する工程を行った。第2の準電膜5009に対しているので、ドライエッチングを用いてけった、ドライエッチングを用いてけった。ドライエッチングを用いてけった。ドライエッチングを用いてけった。「1、500 [W]の高周波電力を投入して行った。そして、図12(B)にデオように第2のゲート電視501、5011、5012、5013、5014および配数5501を形成した。

【0157】エッチング後に残渣が確認された場合は、SPX洗浄液やEKCなどの溶液で洗浄することにより除去すればよい。

【0158】また、第2の帯電膜5009はウエットエッチング法で除去しても良い。例えば、Taの場合、フッ酸系のエッチング液を用いて容易に除去することがで

【0160】このとき、第1の準電膜5008において、第2のゲート電極5010、5011、5012、5013、5014および配線5501と重ならない板域にもリンが協力された。この模域のリン重度は特に規定されるものではないが、第1の導電膜の抵抗率を下げる効果が得られた。

[0161] 次にnチャネル型TFTを形成する領域を

レジストマスク5024、5025で関って、第1の準 電源5008の一部を除去する工程を行った。本実施列 においては、ドライエッチング独により行う、第1の準 電膜5008は51であり、ドライエッチングの条件と して、CF4を50[sccal]、Ot245[sccal] 導入して5 (fafter)、で200 [W] の無用設質力を投入して5 で、その結果、レジストマスク5024、5025お よび第20ゲート準度駅に提われている部分の第1の準 環路5026が中かた。

[0162] そして、ロテャネル個TF丁が形成される 領域に、四型を付与する第3の不純物元業を施加する工 程を行った。ここではジボラン (ByHg) を用いてイオ ンドーブ法により第加した。ここでも加速程圧を80 [ket] として、2×10²⁰ [atoss/cs³] の濃度にポロ ンを新加した。そして、ポロンが搭進度に振加された第 3の天純物領域6027、5028、5029、503 のが形成された。図13 (C)

[0163] 図14を参照する。第3の不純物元素の添加を行った後、レジストマスク5024、5025を全に除金して、再度レジストマスク5031、5033、5034、5035、5502を形成した。そして、レジストマスク5031、5033、5034を形が下第1の準電線とエッチングし、新たに第1の準電線5036、5037、5038を形成した。(図14(A))

(0164) そして、四型を付与する第2の不実験元素を販加する工程を行った。本実施例においては、フォスフィン (PHg) を用いたイオンドーブ法で行った。この工程でも、ゲートを解験5007を選してその下の半等体層にリンを表加するために、加速電圧は80%をリンと高めに設定している。そして、リンが旅加された戦域5039、5040、5041、5042、5043が形成された。この領域のリンの遺産は11型を付与する第10不純約元法を添加する工程と比較して高期まであり、1×1019-1×1018 [tatoss/cit] ショウのが呼まして、本実施例においては1×1020 [atoss/cit] とした。(図14 (A))

【0165】さらに、レジストマスク5031、503 2、5033、5034、5035、5502を除法して、新たにレジストマスク5044、5045、504 6、5047、5048、5503を形成し、第1の準 環境のエンデンを行った。この工程とおいて、100 2046、5047のチャル長力向の長さはTFTの構造を決める上で重要である。レジストマスク5044、5046、5047は第1の準電膜5036、503 で表決める上で重要である。レジストマスク5044、5046、5047は第1の準電膜5036、503 で、5038の一般を除去する前で配けられたものであり、このレジストマスクの長さにより、第2の不動物 領域が第1の準電膜上立る領域と置ならない領域を、ある極間で目由に決めることができる。(図14 (B))

とが形成された。

[0166] そして関14 (C) に示すように第1のケート電極5049、5050、5051が形成された。
[0167] 以上の工程で、CMOS回路のホチャネル
型丁F丁にはチャネル形成環境5052、第10不純物 「破域5053、5054、第2の不純物療域6055、 5056が形成された。ここで、第2の不純物療域た ゲート電極と置なる領域(COLD領域)5055a、 5066が形成された。ここで、第2の不純物療域た ゲート電極と置なる領域(COLD領域)5055a、 5056 さん・ゲート電径と置な524で域(LDD領域)5055b と、ゲート電径と置な524で域(LDTいる。そして、第10不純物領域5053はソース領域として、第10不純物領域5053はソーン領域となる。

【0168】pチャネル型TFTは、同様にクラッド構

造のゲード電極が収点され、チャネル形成規模を505 7、第3の不純的模倣5058、5059が形成され た。そして、第30不純的模倣5059はツース模域、 第3の不純的模倣5059は北ドレイン模域となる。 (0169) 編集的のインチング用のチャネル型下 下はマルチゲートであり、チャネル形成模域5060、 5061と第10不純的模倣5062、5063、50 64と第2の不純的模倣5065、5066、5061 は、ゲート電極と直なる模域50650。 は、ゲート電極と直なる模域50650。 5067a、5068aもよびゲート電極と置ならない 複数50650、5066b、5067b、5086ba

【0170】また、EL駆動用pチャネル型TFTは、 CMOS回路におけるpチャネル型TFTと同様の構造 をとり、チャネル或模様でも2年第3の不純物模域 5070、5071が形成される、第3の不純物模域 070はソース模域、第30不純物模域5071はドレイン模域となる、個14 (C)

(0171) 続いて、室化シリコン原5504、第1の 周阿楚殿成5072を形成する工程を行った。最初に室 化シリコン原5504を50 bml の所ぞに成現した。 室化シリコン原5504 はプラズマビヤ放在で成点 、5144を6 [sccs]、N74440 [scc]、N7 を100 [sccs] 専入して0.7 [for]、300 [W] の馬剛度引き投入して57た。次に、第10層 同陸縁度5072を形成した。第10層間陸離膜507

2としては、珪素を含む経験基準層で用いるか、その 中で掘り合わせた機構膜を用いれば良い。また、膜厚は 400 [ma] ~ 1.5 [µm] とすれば良い、本実施例 では、200 [ma] 厚の窓化能生業機の上に800 [ma] 厚の酸化生業機を模響 (図示せず) した構造としている。

【0172】さらに、3~100 [%] の水業を含む雰 囲気中で、300~450 [℃] で1~12時間の熱処 理を行い水素化処理を行った。この工程は熱的に励起さ れた水素により半導体膜の不対結合手を水素終端する工 程である。水素化の他の手段として、プラズマ水素化 (プラズマにより励起された水素を用いる)を行っても 良い。

- 【0173】なお、水素化処理は第1の層間地線線50 72を形成する間に入れても良い。即ち、200 個] 厚の窒化腺化珪素膜を形成した後で上記のように水素化 処理を行い、その後で残り800 個] 厚の酸化珪素膜 を形成しても精わない。
- 【0174】次に、第1の層間地線度5072に対して コンタクトホールを形成し、ソース層路5073、50 75、5076、5078と、ドレイン配算5074、50 5075、5078と、ドレイン配算5074、5077、5079を形成した。なお、本実施削ではこ の電係と、T:膜を100 回』、T:度150 回』をスパック 法で連絡形成した3層構造(図示せず)の機関膜として いるが、効能、必ず軽度でも必ず
- [0176] 次に、有機関節からなる第2の層別機構数 5081を形成した。有機関節としてはポリイミド、ボ リアミド、アクリル、BCB (ベンゾシクロブテン)等 を使用することができる。特に、第2の層間絶縁度50 81は平型化の素味合いが強いので、平塩性に優れたア フリルが穿まし、本実績例では下すではって外近 れる股差を十分に平坦化しうる観算でアクリル機を形成 した。好ましくは1~5 [点面] (さらに好ましくは2 ~4 [点面]) とされば高い。
- [0 1 77] 次に、第2回期間絶謀は5031及び第1 のパラジペーシュ後5080にレイン延期50779 に選するコンタクトホールを形成し、回業電道5082 を形成した。本実施例では頭業電価5082として酸化 インジウムに10~220 fx30 原化生態色を加した 週別準環膜を120 [22] の厚さに形成した。(図15 (8))
- (0178) 次に、図16に示すように、樹脂材料でなるパンク5083およびタップ5505を形成した。パンク5083は1~2 [四] 厚のアクリル模またはポリイミド膜をパターニングして形成すれば良い。このパ

- ンク5083は画素と画素との間にストライプ状に形成 される。本実施例ではソース配線5076上に沿って形 成するが配線5501上に沿って形成しても良い。なお パンク5083を形成している樹脂材料に配料等を提 ぜ、パンク5083を流変数として用いても良い。
- [0 179] 次に、EL暦 5084 及び陰極(MgAg 電極) 5085を、真空蒸着法を用いて大気解放しない で連接所成した。なお、EL暦 5084 の膜厚はり、 200 [ma] (最短的には100~120 [ma])、陰 電気 085の厚さは180~300 [ma](最高的には 200~250 [ma])とすれば良い、なお、未実施例 では一両悪しか販売されていないが、このとき同時に赤 色に発光するEL暦、緑色に発光するEL暦及び青色に 発光するEL暦を板成した。
- 【0180】この工歌では、赤色に対抗する画家、緑色に対抗する画家及び再色に対抗する画家とび再色に対抗する画家として順次と 上層5084及び発性5085を形成した。但し、正し 層5084以下が表現した。他し、正し 月5084は特徴に対する磁性に乏しいためフォトリン グラフィ技術を用かずた色色側に形成したくてはない。そこでメタルマスクを用いて所鑑の画業以外を趣 し、必要価所だけ最近的にとし層5084及び発性50 85を形成するのが呼ましい。
- (0181) 即り、まずが他に対応する面裏以外を全て 関すマスクをセントし、そのマスクを用いて赤色発光の BL爾及び陰極を提択的に形成する。次いで、膝色に対 広する順素以外を全て傷すマスクをセットし、そのマス クを用いて輝色光少の51 展 区が機を登差別がに形成す る。次いで、同様に青色に対応する随葉以外を全て傷す マスクをセットし、そのマスクを用いて青色発少が、同じマスク を受けませない。 様となるマスクを用いるように任義しているが、同じマスク を使いまらして他わない。また、金宝素にBLF原及び 権極を形成するまで真空を破らずに処理することが好ま しか。
- (0182) たも、本英能例ではELIMF0804を発光 間のみからな単原構造としているが、ELIMFは完美 の他に正凡輸送層、正孔注上風、電子輸送層、電子柱入 順等を有していても構わない。このように混み合わせは 既に様なた例が概合されており、そのいずれの解析を れいることができる。公知の材料としては、駆動電圧を 考慮すると有機材料を用いるのが好ましい。また、本集 施例ではELIMFの機能としてMgA電機を用いた例 を示すが、公知の必材料を用いた例 を示すが、公知の必材料を用いた例 を示すが、公知の必材料を用いた例 を示すが、公知の必材料を用いた例 を示すが、公知の必材料を用いた例 を示すが、公知の必材料を用いた例 を示すが、公知の必材料を用いた例。
- (0183] 最後に、第2のパッシペーション展508 6を形成する。こうして図16に示すような構造のアク ティブマトリクス最低が完成した。なお、パンク508 3を形成した後、第2のパッシペーション展5086を 形成するまでの工程をマルチチャンパー方式(またはイ ンライン方式)の解脱形成隆を用いて、大気解放せず

に連続的に処理することは有効である。

- [0184] ところで、米東路例のアクティブマトリク ス基内は、国業配グけでなく駆動回路にも表現立 金 TFT 年配置することにより、非常に高い信頼性を示 し、動作物性も向上しうる。また結局に取ばられて形 等の全風機能を指加し、結晶性を高めることも可能で ある。それによって、ソース信号線取参回器の駆動周波 変を10 [MHz] 以上にすることが可能である。
- [0185] ます。極力動物速度を著とされようにホ ットキャリア社人を鑑賞さる機能を有する下下を 駆動回路部を形成するCMO S回路ののチャネル型TF Tとして用いる。なお、ここでいう駆動回路としては、 シフトレジスタ、パッファ、レベルンフタ、展現水駆動 におけるラッチ、点球水駆動におけるトランスミッショ ンゲートなどがきまれる。
- [0186] 本東線刷の場合、図14 (C)、図16に 示すように、nチャネル型ドドアの形性層は、ソース模 域5053、ドレイン模域5054、GOLD模域50 55a、5056a、LDD模域5055b、5056 b及びチャネルが表現域5052を含み、GOLD模 5056a、5056aはゲート経緯膜を介してゲート 質様5049と並なっている。
- 【0187】また、CMOS回路のpチャネル型TFTは、ホットキャリア注入による劣化が物ど気にならないので、待にLDD領域を設けなくても良い。勿論、nチャネル型TFTと同様にLDD領域を設け、ホットキャリア対策を構じることも可能である。
- (0188] その他、駆動回路において、テャネル形成 領域を双方向に電がが挟れるようなCMOS回路、即 ち、ソース領域とドレイン関域の役割が入れ締みるよう なCMOS回路が用いられる場合、CMOS回路を形成 なるのチャネル形成領域を挟む形でLDD領域を形成する ことが呼来しい、このようた命としては、成別実施助に 用いられるトランスミッションゲートなどが維げられ
- かいろはのドノノスションファードない場合のおいた。 また歌劇回路とおいて、オフ電波線を極力板と抑え る必要のあるCMOS回路が用いられる場合、CMOS 回路を形成するロチャトル型「FTIは、LDD関域の一 能がゲート経線をしてゲートで機を出るだる手で していることが好ましい。このような例としては、やは り、点膜水離動に用いられるトランスミッションゲート などが挙げられるトランスミッションゲート
- [0 18 9] なお、実際には図16の代数まで完成した 5、さらに外気に囁きれないように、気密性が痛く、及 ガスのかない保護フィルム(ラミネートフィルム、集外 線硬化部ドフィルム等)や選光性のシーリング替でけ、 ケーシング 似力、することが表しい、その際、シー リング材の内部を不活性雰囲気にしたり、内部に吹器性 材料(例えば強化パリウム)を配置したりするとEL業 子の環維が加止する。

- (0190]また、パッケージング等の処理により気密 性を高めたら、基成上に形成された漢子又は凹跡から引き回された場子と外部信号場子とを競賞するためら引き 日のされた場子と外部信号場子とを競賞するためような出荷で さる状態にまでした状態を本列総書中では足しディスプ レイ(またはELモジュール)をという。
- [0191] [実施例12]本実施例においては、本発明の駆動方法を実施するための回路構成について説明する。
- 【0192】図17を参照する。図17(A) は未発明 のゲート信号線の複数交互選択を行うための、ゲート信 号線電影回路に関する回路構成を示している。未実施研 では環準のため、例としてゲート信号線選択開発を2つ のサブゲート信号線選択開防に分割して駆動する場合に ついての収明を行う。画業部1753の同様に、ゲート 信号線距影回路1752を配理し、各ゲート信号線距割 回路のパッファ出力から画業部1753に至るまでの間 に、スイッチ回路1754、1755を設ける、スイッ 子回路1754、1755の構成例を、図17(B) (C) に表す。
- (C) に示す。
 (0193)スイッチ回路1754、1755には、ゲート信号報選択グイミング切り替え信号が、1本あるい、は接収の信号操をわして入力される。回17(A)においては、ピン11、12より告ゲート信号報取動回路内のスイッチ回路へと入力されているが、アカのスイッチ回路に入力されるとうにでした。これにより、これにより、スイッチ回路1754、1755は禁他的に動作し、同方が同時に関くことのないように前時され、一方のスイッチ回路1754は新世が一方で大手では、アカスイッチ回路1755は採他的に動作し、同方が同時に関くことのないように前時され、一方のスイッチ回路1754は第一次では、アカスイッチ回路1755は採性のサブゲート信号報表状間では、アカスイッチ回路1755は採出のサブゲート信号報表状間でに関くことで、2つのサブゲート信号報表状期間に
- ついて正常にゲート信号線の選択が行われる。 【0194】図18を参照する。図1812本呼明のゲート信号線の模数交互選択を行う場合に用いるソース信号線駆動回路に関する回路構成を示している。
- 【0195】関18(A)は従来と同様の構成のソース 信号銀駆制置を用いた例を示す関である。シフトレジ 入夕回路(58)には、ピン21、22よりフロック信 号が、ピン23よりスタートバルスが入力され、解水バルスを出力する。これが第10ラッチバルスなる。第10ラッチの職(4人T1)には、ピン24よりデジタル映像信号が入力され、第10ラッチバルスのタイミン 水平接線開内にに第2のラッチバルスがピン25より入力されると、第10ラッチの職を行る。就いたデジタル映像信号は、一声に第20ラッチの職を1人でたデンタル映像信号は、一声に第20ラッチ回路(LAT2)へと転送され、義順次で画業にデジタル映像信号が電き込まれる。続いて次のケート信号編集が開めの新半を込まれる。続いて次のケート信号編集が開めの新半を込まれる。続いて次のケート信号編集が開めの新半を込まれる。続いて次のケート信号編集が開めの新半を込まれる。続いて次のケート信号編集が開めの新半を表

で、それぞ加黒木の書き込みおよび成びが行われる。 (0196) このとき、ゲート信号機選や期間が2つの サブゲート信号機選や期間を含する場合、ソース信号機 値では、1ゲート信号機選や期間に書き込む信号のサン プリングおよびラッチをデアするため、ソース信号機駅 動回器の制作クロック周辺数を2倍にする必要がある。 これを図29、図20余を開してお明する。

【0197】図29は選者の時間階積方式におけるタイミングチャートである。本図はVGA、4ビット階類、フレーム周波数60 [Hz] の場合(1秒間に60フレームの表示を行う)について示している。以下に散明を配す。

[0199] アドレス (書を込み) 期間は482 (48 0段ナジニン限とする場合) 股のゲート信号施選択期 同 休平期間) を有する、1ゲート信号施選択期間の前 ドットデークサンプリング期間で、1水平期間 のデータが順番に第1のラッチ回路に保持される、その 後のラインデークラッチ期間で、1水平期間分のデータ が一米に第2のラッチ期間で、1水平期間分のデータ が一米に第2のラッチ期間をに設される。

【020] 図30は、図12、図18 (A) に示した 回路を用いて、本架明の駆動方法を実施するためのタイミングチャートを示している。1フレーム期間は図29 と同様、表示ビット数分のサブフレーム原間を増する 水 未受明の駆動が法を用いる場合。12のゲート信号 施選択原間が模数 (本実施解においては2つ) のサブゲート信号施選択期間を有する ので、大信号施選択期間を有し、あるサブゲート信号施選択期間で書き込みを行っている間、その運動のサブゲート信号施選択期間で書き込みを行っている間、その運動のサブゲート(日号施選択期間で書き込みを行っている間、その運動のサブゲート(日号施選択期間で書き込み)期間とサスティン (点灯) 期間は見かけ上分離していないことになっている。

【0201】本例では、1ゲート信号線選択期間(水平 期間)を2つのサブゲート信号線選択期間に分割してい る。よって、1つのソース信号線運動回路的、1水平期 間内に前半ちよび後半のサブゲート信号線選択期間の各 々の期間に書き込む信号のサンブリングもよびラッチを 完了しなければならない。すなわち、図30に示すよう
に、ドンドデータウンプリング期間およびデータラッチ
期間は、図2の場合と比較して半分の長さとなること
がわかる。故に、本実施列で示したソース信号観駆動回 路を用いて本発明の駆動方法を実施するには、ソース信 号観取動回路の動作クロック両波数を2倍とする必要が 生ずる。

【0203】スイッチ回路1854、1855には、ラ ッチ出力切り替え信号が、1本あるいは複数の信号線を 介して入力される。図18 (B) では、ピン31、32 よりそれぞれ入力されるように示しているが、一方のス イッチ回路に入力されるラッチ出力切り替え信号を、イ ンパータを通して反転させて他方に入力しても良い。つ まり、スイッチ回路1854、1855は排他的に動作 し、両方が同時に開くことのないように制御され、一方 のスイッチ回路1854は前半のサブゲート信号線選択 期間中に信号を書き込む期間に開き、もう一方のスイッ チ回路1855は後半のサブゲート信号線選択期間中に 信号を書き込む期間に開く。この順序は逆でも同様の動 作をする。このような構成の回路を用いることで、ソー ス信号線駆動回路の駆動周波数を上げることなく、2つ のサブゲート信号級選択期間のそれぞれの期間に正常に 画業への信号の書き込みを行うことができる。反面、画 素マトリクスの両側に駆動回路が配置されるため、装置 全体の占有面積が拡大する点がある。

【0204】図31を参照する。図31は図17、図18(B)に示した回路を用いて、本売明の駆動力法を実施するためのタイミングチャートを示している。17レーム期間を表示ピット数分のサブフレーム期間を有し、さらにそのサブフレーム期間が482(480度ナダミー2段とする場合)及のゲート信号施選択期間(水平期間)を有する点は図30と同様である。

【0205】 ここで、図18 (B) に示したように、1 本のリース信号最を複数(は実施例で示した例では2 図)のリース信号駆撃回路を用いて駆動し、スイッチー 回路によりいずれかのソース信号線取回路の信号をソース信号線に入力する場合には、図18 (A) の回路と スイの場所に入力する場合には、図18 (A) の回路と 及り、段なるサブゲート信号線選択期間への書き込み を、各々のソース信号線駆逐回路が分割することで、並

- 別処理を作うことができる。よって図31に示すように、サブゲート信号施選択関何の前やに書き込む分および接体に書き込む分について、それぞれが別のリース信号施駆節回路によって、11水平期間内で並列にサンプ、ラッチ動作を行うことができるため、リース信号線駆動回路の動作クロック周波数を上げることなく、図18(A)に示した回路と同等の処理をすることが可能となる。
- [0206] なお、本実施例で示した回路におけるスイッチ回路は外部からの削御信号の入力によって等温、非 非遇の忧能をとれるものであればどのような構造を用い ても良い。 簡単な例では、ゲート信号線駆動回路にて用 いたスイッチ回路 (図17 (B) (C) に示したもの) と同様のものを用いればよい。
- 【0207] [実落例13]本実施例においては、実施例 12とは減たなソース信号駆撃動回路の構成の例につい て説明する。本実施例では簡単のため、例としてゲート 信号級選択期間を2つのサブゲート信号級選択期間に分 新して駆動する場合についての説明を行う。
- [0208] 図19を参照する。図19は2組のソース 信号級駆動削除を、シフトレジスクP回路を共選とすることにより原業マトリクスの外側に配置した場合の回路機 成を示している。実施例12にて示した図18(B)に ないて、一方を用1のソースを参加を加多した。図19(A)では、シフトレジスク回路(SR)を共用して、シフトレジスク回路、第1のフッチ回路人(11A)、第2のフッチ回路人(12A)、第2のフッチ回路人(12A)、第2のアッチ回路人(12A)、第2のアッチ回路人(12A)、第2のアッチ回路人(12A)、第2のアッチ回路人(12A)、第2のアッチ回路人(12A)、第2のアッチ回路人(12A)、第2のアッチ回路人(12A)、第2のアッチ回路人(12A)、第1のアッチ回路人(12A)、第1のアッチ回路人(12A)、第1のアッチ回路人(12A)、第1のアースイッチ回路(12B)、第1のアースイッチ回路(12B)、第1のアースイッチ回路と対して解えされる部分が第2のアースイッチ回路に対していた。101年に示したものを用いれば良い。
- 【0209】回路の動作について説明する。シフトレジ スタ回路に、ピン41、42よりクロック信号が、ピン 43よりスタートパルスが入力され、第1のラッチ回路 L 1 AおよびL 1 Bに順番にパルスが出力される。これ が第1のラッチパルスとなる。第1のラッチ回路し1A およびし1日にはデジタルデータ保号1および2が、ピ ン44より入力され、第1のラッチパルスに従って、順 番にデータが書き込まれる。このとき、L1A、L1B は第1のラッチパルスを共用するので、第1のソース信 号線駆動回路と第2のソース信号線駆動回路は同時に動 作する。続いて、水平帰線期間中にピン45より第2の ラッチパルスが入力され、第1のラッチ回路L1A、L 1日に書き込まれたデータが一斉に第2のラッチ回路L 2A、L2Bにそれぞれ転送される。このとき、第1の ソース信号線駆動回路からは、前半のサブゲート信号線 選択期間中に書き込みが行われるデータ(これをデータ

- Aと表配する)が、L2Aから出力され、第2のソース 信号線駆動回路からは、後半のサブゲート信号線選択期 間中に書き込みが行われるデータ(これをデータBと表 配する)が、L2Bから出力される。
- (0210] 続いて、次のゲート信号無違状期別に、第 2のラッチ回路と画業マトリクスとの間に配置されたス イッチ回路1956は、1本あるいは複数の信号機をか レてラッチ出力切り替え信号が入力されることによっ て、データ人とデータBのいずれかを選択して画業部に 出力し、信号の書き込みが行われる。このよう立即路を 用いることにより、実施12で戻した回路例に比べ て、回路の小面積化が可能となる。
- (0211) 本実施例において示した回路も、2つのサブゲート信号無選択期間に書き込むそれぞれの信号を並 利してサンプリング・ラッチすることが可能であり、ソース信号線駆動回路の動作クロック周波数を上げることなく、図18(A)に示した回路と同等の処理をすることが可能となる。
- [0212] なお、本実施例にて示した回路の構成については、シフトレジスク回路、ラッテ回路は健康入力(な そのさま用いれば良く、スイップ回路は健康入力(な 実施例においては2入力)のうち一方を選択して出力で きるものであればどのような構造を用いたも良い。また 本実施例におけるスイッチ回路 1954の例を図19
- (B) に示す。ここでは2入力1出力のものに関して例 を示したが、3入力以上の場合においてもスイッチを増 やすことで基本的に同様の回路を用いれば良い。ただ し、回路構成に関してはこの限りではない。
- [0213] (東施列 14) 実施例においては、東施列 12の一部および東施列13で示した回路とは具なる国 路構成の東施列について限明する、本実施例では返却 ため、例としてゲート信号輸選択期間を2つのサブゲー ト信号輸選択期間に分割して駆動する場合についての脱 明を

[0 2 1 5] 国跡の動作について限例する、シフトレジ スク回路にはピン4 1、4 2 よりクロック信号 (これを 以後、第1 のクロック信号できる)が、ピン4 3 よりス ケートバルスが入力され、服器にプルスが出力される。 終いてこのパルスは、NAND回路の2 2 入内障子のうち の一方に入力される。NAND ー A の表を一方の入力傾 子には、シフトレンタ 5 回路とハカされいの名 リークを引きる。 アには、シフトレンタ 5 回路というされいの名 第 2 のクロック信号を送起する)が入力され、NAND 日 5 の死を一方の入力端子には、第 2 のクロック信号 反転信者が入力される。これにより、第 1 のラッチ回路 レ1 A. L 1 B には、シフトレジスク回路からの出力パ ルスの半分のパルス幅を有するパルスが入力される。こ のとき、L 1 A に入力されるパルスは、前配シフトレジ スク回路からの出力パルスは、前にシフトレジ

るパルスは前配シフトレジスタ回路からの出カパルスの

後半分のタイミングで出力されている。以後は実施例1

3 で説明した動作方法に従い、面素部に書き込みが行わ

【0216】つまり、本実施的で示した回路を用いることにより、第1のラット回路以降の動作は実施別13で、かつシアトレジスタの動作をクロックを、実施例13で示した回路の単分に抑えることが可能となるため、回路の信頼性向上の画で有利となる。反面、駆動回路内の裏子敷が今や増加する。
[0217]本実施的において示した回路も、ソース信を解解回路におけるドットデータサンブリング関係とラインデータラッチ処間は温素の時間係損表示の時間を持たすることができるため、ソース信号解駆動間路のようことができるため、ソース信号解取動間路のようことができるため、ソース信号解駆動間路のようことがで明ることなど、切り、対応の場合との対象を上げることなど、切り、対応の場合というのと思うとなり、リースに対している。

(A) に示した回路と同等の処理をすることが可能となる。かつ、シフトレジスタ回路部は通常の時間階額表示 の場合に比較してさらに半分の動作クロック周波数に抑 えることが可能である。

(0218) なお、本実施例にて示した回路の構成については、シフトレジスク回路、ラッケ回路、NAND回路 おは大きなを全のまま用したも良く、スペラケ型路 205 は複数入り (本実施例においては2入力)の方の大きな形でした。 図19 (3) に元したものと同様できか。また、NAND-Bに入力される第2のクロック億号の反應億号は、図20においては第2のクロック億号の反應億号は、図20においては第2のクロック億号の反應億号を通りである。

【0219】[実施例15]本発明の駆動方法を、実際に 電子装置にて使用する場合、回路内部で生ずる情号の選 距によるタイミングすれを原因として問題が生する場合 が考えられる。本場施例においては、それらの問題を除 まえた上での駆動方法について説明する。

[0220] 駆動回路内部で保与の運転によるタイミン ケオカルゼビル路・一般にはある屋の運転を持ち あえうにマージンを取った上で設計が行われている。例 えば、1フレーム規則を1水平期間シスト信を組本数が 生児と地合にも、帰義期間でその運転を収し、次のフ レーム規則には影響しないようにしている。

[0222] 前半のサブゲート信号温泉沢間において、 は、サブゲート原列調泉パルスが日1、「行目の第1の ゲート信号譲渡沢パルスが日1、「信日の第1の ゲート信号線が選択パルスが日1、「信号をかっているため、 特別なかいのか、「行目のゲート信号線が選択が る。後半のサブゲート信号観選沢間においては、サブ ゲード間間選火パルスがし。「行目の第2のゲート 「毎日の第2が北スがし、「信日の第2のゲート 「毎日の第2が北スがし、「信日の第2のゲート の時に、「信日の第2のゲート信号線が遅次があっても構わないの時、「信日のゲート信号線が遅次される。」

[0223] ここで、サブゲート期間選択パリスと、ゲート信号範選択パルスにタイミングすれか生態としては、ゲート信号範選択パルスに対して、サブゲート期間選択パルスに対して、サブゲート期間選択パルスに対して、サブゲート期間選択パルスに対して、でしては野児を引きたりが、大きないが、ここでは野児を明確にするため、ゲート信号範選択パルスが選れて場合とか考えられるが、ここでは野児を明確にするため、ゲート信号範選択パルスが遅れて出力される場合と、逆に早く出力される場合というように、相対的にとらまることとする。

【0224】(1) サブゲート期間選択パルスが遅れて 出力される場合

図36(A)を参照する。正常なタイミングで貼力される場合のサブゲー 片期間選択バルスを301に対し、連れて出力されるサブゲート期間選択パルスを301の2で、10円、6分~ト間を参加し、サブゲート期間選択パルスが11の時、ゲート信号機選択期間の機等に選択され、50の時、ゲート信号機選択期間の後半に選択されるものとしている。

【0225】ゲート信号級選択期間の前半においては、 ⅰ行目の第1のゲート信号線選択パルス9003が出力 された後、やや遅れてサブゲート期間選択パルス900 2がHiとなる。よって、パルス9007で示される期 間、i行目のゲート信号線が選択状態となる。一方、ゲ ート信号線選択期間の後半においては、i 行目の第2の ゲート信号線選択パルスが出力される瞬間には、サブゲ ート期間選択パルスは遅延のため、まだHiとなってい ない。よって、パルス9009で示される期間は、1行 目のゲート信号線は選択状態となる。その後、サブゲー ト期間選択パルスはHiとなり、再びしのとなってから i 行目の第2のゲート信号線選択パルスがLo (非選択 状態) となるまでの期間、つまりパルス9010で示さ れる期間、「行目のゲート信号線は選択状態となる。」 +1行目のゲート信号線についても、同様に、それぞれ パルス9008、9011、9012で示される期間だ け選択が行われる.

(0226) このとき、サブゲート信号輸送状期間の前半と後半とで、それぞれ信号の書き込みが行われる場合に、どのような動作をするかを考える。具体例として、実施例3にて示した、サブゲート信号報選状期間の一方では映像信号を、残る一方ではリセット信号を書き込む場合を考える。

【0227】 (1-1) 前半に映像信号、後半にリセット信号を書き込む場合

i 行目、i + 1 行目のゲート信号線が、それぞれ前半の サブゲート期間で選択状態となる期間は、9007、9 008で示すように、本来のタイミングからやや遅れて いるが、このタイミングで! 行目の映像信号が替き込ま れるため、動作に大きた問題は生じない。

[0228] これに対して、i 行目、i + 1 行目のゲー ト信号線が、それぞれ後半のサブゲート期間で選択状態 となる期間は、9009、9010、9011、901 2で示すように、各ゲート信号無選択期間の中で2つの 期間に分かれることになる。この場合、1行目のゲート 信号線が9009で示すタイミングで選択される期間 は、本来は1-1行目のゲート信号線が選択されている べき期間である。同様に、「+1行目のゲート信号集が 9011で示すタイミングで選択される時は、本来は1 行目のゲート信号線が選択されているべき期間である。 すなわち、1行目においては、9009で示すタイミン グではi-1行目に書き込むリセット信号が書き込ま れ、 1+1行目においては、9011で示すタイミング では「行目に書き込むリセット信号が書き込まれること になる。 結果として、本来のタイミングよりも1水平期 間分だけ早いタイミングでEL素子は消灯する。やや階 調が低下するが、全体で階額の逆転が生ずることはない ため、大きな問題ではないといえる。また、それぞれ前 行のリセット信号が響き込まれた後で、9010、90 12で示すタイミングではそれぞれ i 行目、 i + 1 行目

では本来のリセット信号が出力されるが、既にEL素子 は消灯しているため、この動作による表示の変化はな い。(図36(B))

【0229】(1-2)前半にリセット信号、後半に映像信号を書き込む場合

前述と同様、前半のサブゲート選択期間にゲート信号線 が選択される場合、単に選択期間が遅延するだけである から、問題は生じない。正しい長さのサステイン期間の 終了後、リセット信号が着き込まれてEL業子は消灯す

【0230】9009、9011で示す期間で、1行目、i+1行目のゲート信号数が選択される時、1行目においては、i-1行目の映像信号が増充込まれ、i+1行目においては1行目の映像信号が増充込まれる。たび、キの電影に9010、9012で示すタイプンで再びゲート信号線は選択状態となり、この期間ではそれぞれ正しい映像信号が増充込まれるため、それぞれの行では数像信号が比響さされる形となり、大きな問題とはならない。(図36 (C))

【0231】(2) サブゲート期間選択パルスが早く出力される場合

図37 (A) を参照する。正常なタイミングで出力される場合のサブゲート期間選択がD/スを9101に対し、 早く出力されるサブゲート期間要択がD/スを91002で 示す。図中、各ゲート信号線は、サブゲート期間選択パ ルスが打10時、ゲート信号線は現別の動争に選択され 、Loの時、ゲート信号線選択期間の数半に選択され るものとしている。

【0233】ここで、前述と同様、サブゲート信号線選 択類間の一方では映像信号を、残る一方ではリセット信 号を書き込む場合を考える。

【0234】(2-1)前半に映像信号、後半にリセット信号を書き込む場合

i 行目、i + 1 行目のゲート信号線が、それぞれ前半の サブゲート期間で選択状態となる期間は、9 1 0 7 、9

108、9109、9110で示すように、各ゲート信 号線選択期間の中で2つの期間に分かれることになる。 この場合、1行目のゲート信号線が9108で示される タイミングで選択される期間は、本来は1+1行目のゲ ート信号線が選択されているべき期間である。何様に、 1+1行目のゲート信号線が9110で示されるタイミ ングで選択される期間は、本来はi+2行目のゲート体 母線が選択されているべき期間である。このとき、ゲー ト信号級選択期間の前半で映像信号が響き込まれるとす ると、1行目においては9107で示す期間で映像信号 の書き込みが行われる。しかし、その直後、9108で 示す期間ではさらに j + 1行目に書き込まれるべき映像 信号の書き込みが行われることになり、以後のサステイ ン(点灯)期間では、1+1行目の映像が書き込まれた 状態で表示されてしまう。あるいは、9108で示す期 間は時間が短いため、i+1行目の映像信号が満足に書 き込まれないままサステイン(点灯) 期間に入ることと なり、この場合は正常にEL素子を点灯させることは出 来ない。 i + 1 行目についても同様に、本来の映像信号 の書き込みが終了した直後、次列の映像信号が書き込ま れるために正常に表示が出来なくなるという問題が生ず る。(図37(B))

(0235]一方、ゲート信号線が選択関節の後半においては、中やゲート信号線が選択状態となるタイミングが 早まるため、わずかに早くリセット信号が増き込まれる ことになる。つまり、各サステイン(成灯)期間が、サ ブゲート部間選択バルスの出 カラインのずれの分だり埋くなるということになる が、こちらは問題とはならない。

【0236】(2-2)前半にリセット信号、後半に映 像信号を書き込む場合

ゲート信号級の選択期所が、9107、9108、91 09、9110で示す期間となる部分でリセット信号が 書き込まれる場合を与えると、図37 (C) に示すよう に、正家なタイミングで1行目および1+1行目にはり セット信号が響き込まれて、非金元期間となる。 1行目には1+1行目のリセット信号が、その時 には1+2行目のリセット信号が書き込まれるが、その時 点ではいずれの行を版に非差示期間となっているため、 何らの変化しなく 関題とはならない。

(0237]以上のように、バルスの出力タイミングの すれが生した場合に、ゲート信号練選択期間の前半と後 単ドにどの理望を行うかによって、問題の大小には大きな 差が生する。ここで取明した全ての場合を考えると、ゲ ート信号練選択期間の前半においてはリセット信号もは、各行 において、1つ前のサブレーム期間におけるサステイ ノ(瓜打)期間の後に非差元期間を設けるサステイ ある。)を行い、ゲート信号を選択期間の後半には映象 ある。)を行い、ゲート信号を選択期間の後半には映象 信号の書き込みを行うという方法が望ましいことにな

【0238】以上のように、本発明の電子装置およびその駆動方法は、容易に実施が可能であり、またその方法の実施には、実施例1~15に示したいずれの方法を用いて実施しても良く、また複数の実施例を組み合わせて用いても良い。

【0239】[実施例16]本発明において、三重項助起 子からの辨光を発光に利用できるBL材料を用いること で、外部発光量子効率を飛躍的に向上させることができ る。これにより、BL素子の低消費電力化、長寿命化、 および軽量とが可能になる。

【0240】ここで、三頭頭板子を利用し、外部発光 量子効率を向上させた概告を示す。 《Tsutsul, C. Ada chi, S.Saito, Photochesical Processes in Organized Molecular Systems, ed. Rhoda, 《Glavier Sci. Pa ル、Tokya, 1891) 内 437、上定の強かてより報告された 日と材料(クマリン色集)の分子式を以下に示す。 「0241]

(4241)

[O 2 4 2] OLA Baldo, D.F.O'Brien, Y.You, A.Sho ustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Natu re 395 (1998) p.151.)

上記の輸文により報告されたEL材料 (Pt蝴体)の分子式を以下に示す。

[0243]

[O 2 4 4] OL A Baldo, S. Lamansky, P. E. Burrrows,

M. E. Thompson, S. R. Forrest, Appl. Phys. Lett., 75 (1999) p. 4.)

(T. Tsutsui, M.-J. Yang, M. Yahiro, K. Makamura, T. Ya tanabe, T. tsuji, Y. Fukuda, T. Wakimoto, S. Mayaguch i, Jpn Appl. Phys., 38 (128) (1999) LISO2.) 上記の絵文により報告されたEL材料(I r 蜡体)の分子式を以下に示す。

[0245]

(化3)



[0246]以上のように三重項励起子からの樹光発光 を利用できれば原理的には一重項励起子からの強光発光 を用いる場合より3~4倍の高い外部発光生子効率の実 現が可能となる。なお、本実施例の構成は、実施例1~ 実施例15のいずれの構成と自自に組みあせて実施す ることが可能である。

[0247] 採集例171末契明のELディスプレイは、自発光型であるため終島ディスプレイに比べて明るい場所での複雑性に優れ、しかも複要分が広い、徒って、様々な電子機器の表示部として用いることができ、例えば、70数2等を大調で電子でもに対象30インテ以上(奥型的には40インテ以上)のEL表示装置(ELディスプレイを選択に組み込んだ表示機能)の表示感として未来明のELディスプレイを開いるとよ

【0248】なお、EL表示装庫には、バソコン用表示 装置、TV放送見信用表示装置、広告表示用表示装置等の全ての情報表示用表示装置が含まれる。また、その他 にも様々な置う機器の表示部として本発明のELディス プレイを用いることができる。

[0249] その様な本契別の電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグの温度示機度(ハットマウントディスプレイ)、ナビゲーションシステム、音響再と接置(カーオーディオ、オーディオコンポ・等)、ノート型パーツナルコンピュータ、携帯電路、携帯情報端末(モバイルコンピュータ、携帯電話、携帯手住服置(技術的にはデジタルビデオディスク(DV)の一個の配機媒体を再生し、その画像を表示しうるディスプレイを選えた監督)、定とが挙げられる。特に、成さか下のから見ることのから影響情報を決え担写身のこのあさか

重要視されるため、ELディスプレイを用いることが望ましい。それら電子機器の具体例を図32及び図33に示す。

(0250) 図32 (A) はELディスプレイであり、 値体3201、支持台3202、表示値3203等を合 む、本契則は技术部3203に用いることができる。 レディスプレイは自発光型であるためパックライトが必 変なく、接紙ディスプレイよりも輝い表示部とすること ができる。

【0251】図32(B) はビデオカメラであり、本体3211、表示第3212、音声入力部3213、操作スイッチ3214、パッテリー3215、受債部3216等を含む、本発明のELディスプレイは表示第3212に用いることができる。

【0252】図32 (C) はヘッドマウントELディスプレイの一部 (右片側) であり、本43221、信号ケーブル3222、頭筋固定パンド3223、光末第324、光学系3225、ELディスプレイ3226等を含む。本規則はELディスプレイ3226に用いることができる。

[0 2 5 3] 図3 2 (D) は紅緑媒体を増えた画像両生装置 (株体的にはDVD用生装置) であり、本体3 2 3 1、 保縄媒体 (DVD等) 3 2 3 2 3 2 3 株 2 大 3 2 3 3 表示部 (a) 3 2 3 4 、表示部 (b) 3 2 3 5 等を含む。表示部 (a) 3 2 3 4 は 走として国演情報を表示し、表示部 (b) 3 2 3 5 5 は 主として文字情報を表示するが、本規切のとディスプレイはこれる表示部

(a) 3234、表示部(b) 3235に用いることができる。なお、配象媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。

【0254】図32(E)はゴーグル型表示核量(ヘッドマウントディスプレイ)であり、本体3241、表示 第3242、アーム部3243を含む。本発明のEレディスプレイは表示部3242に用いることができる。

【0255】 図32(F) はパーソナルコンピュータで あり、本体3251、値体3252、表示解3253、 キーポード3254等を含む。本発明のBLディスプレ イは表示解3253に用いることができる。

[0256] なお、将来的にEL材料の発光輝度が高く なれば、出力した画像情報を含む光をレンズ等で拡大校 影してフロント型あるいはリア型のプロジェクターに用 いることも可能となる。

[0257]また、上配電子被器はインターネットやC ATV (ケーブルテレビ)などの電子通信回販を通じて 配信された機会を表示するとか多くなり、作じ動画機 観を表示する機会が増してきている。EL材料の応答速 度は非常に高いため、ELディスプレイは動画表示に好 ましい。

【0258】また、ELディスプレイは発光している部分が電力を消費するため、発光部分が極力少なくなるよ

うに情報を表示することが望ましい。従って、携帯情報 端末、帳に携帯電野や音響押生装置のような文字情報を 主とする表示部にELディスプレイを用いる場合には、 非発光部分を背景として文字情報を発光部分で形成する ように駆動することが望ましい。

[0259] 図33(A)は携帯電話であり、本体33 01、音声出力部330名、書声入力部 33304、操作スイッチ3305、アンテナ3306 を含む、本発明のELディスプレイは基示部3304に 用いることができる。なお、表示部3304は最色の背 条に白色の文字を表示することで携帯電話の消費電力を 切えることができる。

[0260] 図33(B) は音響再生転覆、具体的には カーオーディオであり、本体3311、表示部331 、操作スイッチ3313、3314を含む、本興明の ヒレディスプレイは表示部3312に用いることができ る。また、本実施例では本観月オーディオを示すが、誘 報型や疾患用の音響再生整度に用いても良い、なお、表 示部3312は無色の背景に白色の文字を表示すること で消費者力を抑えられる。これは携帯型の音響再生整置 において特に方効である。

【0261】以上の襟に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1~16に示したいずれの構成のELディスプレイを用いても良い。

[0262]

[0263] また、アドレス (書き込み) 期間中においても、EL業子を成打させることができる。よって、アドレス (書き込み) 期間が長くかった場合にもサステイン (点灯) 期間を拒迫することを回避することができる。まなから、回転動作が思い場合にも、十分なサステイン (点灯) 期間を確保することができる。結果として、原範回路の動作用数数を低く抑えることができ、消費費割かれらくすることができ、消費費割をからくすることができ、消費費割

【0264】また、あるサブフレーム期間に、前段の画素への書き込みが終了する前に、再び画素に書き込みを

始めることができるため、画案の信号保持能力が小さい 場合にも問題ない。結果として、スイッチング用TFT や保持容量のサイズを小さく設計することができる。

[0265] また、囲業の構成は従来と同様で構わない ため、丁F丁や容量、配銀等の数が少なくて済む。その 結果、囲業部の開口率の向上が見込める。 【図面の簡単な説明】

【図1】 ゲート信号線複数同時選択のタイミングチャートを示す図。

マードセボッ図。 【図2】 アドレス(書き込み)期間の重複が生ずる タイミングチャートを示す図。

【図3】 実施例1に示している本発明の駆動方法に トスタイミングチャートを示す例

よるタイミングチャートを示す図。 【図4】 実施例2に示している本発明の駆動方法に

よるタイミングチャートを示す図。 【図 5】 実施例3に示している本発明の駆動方法に

よるタイミングチャートを示す図。 【図 6】 実施例4に示している本発明の駆動回路の

(図で) 実施例をに示している本光明の駆動回路の 回路図。 【図7】 実施例5に示しているEL表示装置の上面

図および新面図。 【図8】 実施例6に示しているEL表示装置の上面・

図および新面図。 【図9】 実施例7に示しているEL表示整備の断面

図。

【図10】 実施例7に示しているEL表示装置の画素 マトリクス部分図および等価回路図。

【図11】 実施例8に示しているEL表示装置の断面 図。 【図12】 実施例9に示しているEL表示装置の断案

部の回路構成例の図。 【図13】 実施例11に示しているEL表示装置の作

【図13】 美穂列11に示しているとし表示設置の作 製工程例を示す図。 【図14】 実施列11に示しているEL表示装置の作

製工程例を示す図。 【図15】 実施例11に示しているE1表示装置の作 製工程例を示す図。

【図16】 実施例11に示しているEL表示装置の作 製工程例を示す図。

【図17】 実施例12に示しているEL表示装置の回 路構成例を示す図。

【図18】 実施例12に示しているEL表示装置の回 路構成例を示す図。

【図19】 実施例13に示しているEL表示装置の回 路構成例を示す図。

【図20】 実施例14に示しているEL表示装置の回 路構成例を示す図。

【図21】 EL表示装置の画業部の回路図。

【図22】 EL素子の輝度特性および電圧-電流特性 を模式的に示す図。


- 【図23】 EL業子の動作点を示す図。
- 【図24】 アナログ階間とデジタル階間におけるEL 素子の動作領域を示す図。
- 【図25】 EL駆動用TFTのしきい値と移動度の、 EL点灯開始電圧への影響を示す図。
- 【図26】 フレーム期間の分割例を示す図。
- 【図27】 本発明の実施形態を示す図。
- 【図28】 ゲート信号線複数同時選択を示す図。
- 【図29】 時間階間表示方式におけるタイミングチャ
- ートの例を示す図。 【図30】 実施例12の回路構成におけるタイミング
- 【図30】 実施列12の回路構成におけるタイミング チャートの例を示す図。
- 【図31】 実施例12~14の回路構成におけるタイミングチャートの例を示す図。
- 【図32】 本発明の電子装置を組み込んだEL表示装


筐に用いた電子機器の例を示す図。


- 【図33】 本発明の電子装置を組み込んだEL表示装置に用いた電子機器の例を示す図。
- 【図34】 本発明を実施するためのゲート信号兼駆動 回路の構成例を示す図。
- 【図35】 実施例15に示している本発明の駆動方法 による正常なタイミングチャートと信号の書き込みの状 株を示す図。
- 【図36】 実施例15に示している本発明の駆動方法 において、信号運延等によるずれを伴う場合のタイミン グチャートと信号の書き込みの状態を示す図。
- 【図37】 実施例15に示している本発明の駆動方法 において、信号連延等によるずれを伴う場合のタイミン グチャートと信号の響き込みの状態を示す図。


[図1]


[2]















[2013]





[図14]



















[図34]

[图35]





フロントページの続き

(51) lnt. Cl. 7 MA

線別配号 680 F I G 0 9 G 3/20 デ-73-ド(参考)

680P